Si5330x
相关结果约1447条Si5330x Data Sheet
Silicon Labs(芯科科技)Si5330x数据手册版本变更通知(190410521)
Silicon Labs(芯科科技) Si53304 数据手册
Silicon Labs(芯科科技) Si53301/4-EVB 评估板使用说明
Silicon Labs(芯科科技) Si53305 数据手册
型号 | 描述 | 品质保证 | 价格(含增值税) |
---|---|---|---|
clock buffer SI5330;SI5330F;SI5330F-B00216;SI5330F-B00216-GM系列 1:8 LVCMOS low-jitter clock buffer。对应标准型号为SI5330F-B-GM 最小包装量:2,500 |
世强先进(深圳)科技股份有限公司 限量优惠售完 250PCS 即止 原厂认证 世强代理 世强自营 一支起订 限量折扣 |
||
SI53307;SI53307-B;SI53307-B-GM系列 1:2 Universal buffer level translator (725MHz), 2:1 input mux, sync. output enable (QFN16) 最小包装量:1,000 |
世强先进(深圳)科技股份有限公司 选型推荐 供货保障 原厂认证 世强代理 世强自营 一支起订 |
||
SI53305;SI53305-B;SI53305-B-GM系列 1:10 universal buffer level translator (725MHz), 2:1 input mux w glitchless switching, sync. output enable w indiv. ouput enable (QFN44) 最小包装量:1,000 |
世强先进(深圳)科技股份有限公司 限量优惠售完 937PCS 即止 原厂认证 世强代理 世强自营 一支起订 限量折扣 |
||
SI53304;SI53304-B系列 1:6 universal buffer/level translator (725MHz), 2:1 input mux w/glitchless switching, sync. output enable w/indiv. ouput enable (QFN32) 最小包装量:490 |
世强先进(深圳)科技股份有限公司 供货保障 原厂认证 世强代理 世强自营 一支起订 |
||
SI53301;SI53301-B系列 1:6 Universal buffer/level translator (725MHz), 2:1 input mux w/glitchless switching, sync. output enable (QFN32) 最小包装量:490 |
世强先进(深圳)科技股份有限公司 供货保障 原厂认证 世强代理 世强自营 一支起订 |
||
SI53303;SI53303-B系列 Dual 1:5 Universal buffer/level translator (725MHz), sync. output enable (QFN44) 最小包装量:260 |
世强先进(深圳)科技股份有限公司 供货保障 原厂认证 世强代理 世强自营 一支起订 |
||
SI53305;SI53305-B系列 1:10 universal buffer level translator (725MHz), 2:1 input mux w glitchless switching, sync. output enable w indiv. ouput enable (QFN44) 最小包装量:260 |
世强先进(深圳)科技股份有限公司 供货保障 原厂认证 世强代理 世强自营 一支起订 |
||
SI53307;SI53307-B系列 1:2 Universal buffer level translator (725MHz), 2:1 input mux, sync. output enable (QFN16) 最小包装量:490 |
世强先进(深圳)科技股份有限公司 供货保障 原厂认证 世强代理 世强自营 一支起订 |
||
clock buffer SI5330;SI5330F;SI5330F-B00214系列 1:8 LVCMOS low-jitter clock buffer。对应标准型号为SI5330F-B-GM 最小包装量:75 |
世强先进(深圳)科技股份有限公司 供货保障 原厂认证 世强代理 世强自营 一支起订 |
||
clock buffer SI5330;SI5330C;SI5330C-B00208系列 1:4 HCSL low-jitter clock buffer。对应标准型号为SI5330C-B-GM 最小包装量:75 |
世强先进(深圳)科技股份有限公司 限量优惠售完 75PCS 即止 供货保障 原厂认证 世强代理 世强自营 一支起订 限量折扣 |
Silicon Labs(芯科科技) Si53306 数据手册
Silicon Labs(芯科科技) Si53307 数据手册
Silicon Labs(芯科科技) 时钟分配扇出缓冲器电平转换器Si53302数据手册
Silicon Labs(芯科科技) Si53303 数据手册
Silicon Labs(芯科科技) 时钟分配扇出缓冲器电平转换器Si53301数据手册
Silicon Labs(芯科科技) Si53308 DUAL 1:3 LOW-JITTER BUFFER/LEVEL TRANSLATOR数据手册
Si5330 1.8/2.5/3.3V LOW-JITTER , LOW-SKEW CLOCK BUFFER/LEVEL TRANSLATOR
Si53308 DUAL 1:3 LOW-JITTER ANY-FORMAT BUFFER/LEVEL TRANSLATOR
Silicon Labs(芯科科技) Si5330数据手册
Si53305 1:10 LOW JITTER UNIVERSAL BUFFER/LEVELTRANSLATORWITH 2:1 INPUT MUXAND INDIVIDUAL OE 数据手册
Si53303时钟Buffer的CLKx输入端的CMOS DRIVER电压是2.5V LVCMOS电平,设计时需要将/CLKx端接入Vdd/2电压还是接入0.1uF电容到地?
Si53303支持3.3V、2.5V、1.8V单端DC-Coupled输入,对于2.5V电平,建议其将/CLKx端接入Vdd/2电压,以获得较好的抖动和输出占空比性能。
请问SI514BCA在输出信号频率为200MHZ时,输出波形是矩形波还是正弦波?如果是矩形波,占空比是多少? 如果SI514BCA后接SI53307,SI53307输出配置为LVCMOS,在输出200MHZ时,SI53307输出波形是矩形波还是正弦波?如果是矩形波,占空比是多少?
Si5330缓冲器数据表规定最小输入频率为5MHz,但我需要在此频率以下操作器件,能以低于5MHz的频率安全地操作器件吗?
Si5330 OEB是否具有内部上拉或下拉端接?
SI53301或者SI53302当用作LVCOMS输出时,两个BANK的输出都是同步同相的吗?BANK之间是否会有差别?还有Q端、Q_N端是同相的吗?
时钟BUFFER Si5330的Datasheet描述该芯片支持四路差分输出,四个输出端都支持“in-phase”模式,四个输出端在“in-phase”模式下输出的八路单端时钟信号全部是同相的吗?
Silicon Labs SI514通过SI53301时钟buffer输出多路时钟信号,SI53301会导致输出时钟信号抖动增加吗?
Silicon Labs时钟缓冲器SI53301支持LVDS/LVPECL/LVCMOS等多种电平格式输出,但是SI53301不能定制也不带可编程功能,请问怎样选择输出信号电平格式?
SI53306和SI53307的LVDS和LVCMOS格式的输出匹配电路是一样的吗?
时钟缓冲器SI53301是否可以实现1.8V电平输入,3.3V差分电平输出?
Silicon Labs(芯科科技) Si53306-B-GM RoHS报告
Silicon Labs(芯科科技) Si53306-B-GM REACH报告
Silicon Labs(芯科科技) Si53306-B-GMR RoHS报告
Silicon Labs(芯科科技) Si53306-B-GMR Reach报告
Si5338/34/35/30和Si5356A/56B/55质量可靠性报告
SI5330F-A00214-GM The Third-party Test Report Packet
SI5330A-A00200-GM The Third-party Test Report Packet
Silicon Labs(芯科科技) Si533xx可靠性报告
时钟树设计原则你还不造 来get一下吧
在进行时钟树设计时,“一成不变”的策略并不适用,优化时钟树以满足性能和成本的要求取决于多种因素,包括系统架构、集成电路(IC)时序需求(频率、信号格式等)和终端应用的抖动需求。
Silicon Labs(芯科科技) Si5330/Si5334/Si5355/Si5356数据手册版本更新(MSL等级移除)PCN通知(171002168)
Process Change Notice #1309275 Si5338 /35/34/30/56/55 4x4mm QFN Tray Change
Process Change Notice #1301151 Si5338/35/34/30/55/56A/56B Revision B Availability and Lead Frame Modification
Bulletin #1410022 Si53301-B-GM(R) and Si53302-B-GM(R) Clock Buffer Datasheet Update
171002168 Remove MSL Level from Si5330, Si5334, Si5355, and Si5356 Datasheets
Bulletin #1302201 PCN #1301151 Clarification: Si5330 Buffer Revision B
Bulletin #1603041 Si53308 Rev 1.0 New Release
Si5330 Clock Buffer Datasheet v1.0 Availability
Bulletin #1603042 Si53307 Rev 1.1 Release DC Mode Operation
Bulletin #1604014 Si53307 Frequency Response Enhancement Addendum to PCN 1603042
【选型】Silicon Labs为Xilinx FPGA提供时钟产品解决方案
Silicon Labs提供广泛的频率灵活定时产品组合,使硬件设计人员能够简化时钟生成,分配和抖动衰减。Silicon Labs时钟产品包括:网络同步器,抖动衰减时钟,时钟发生器,时钟缓冲器,PCIe 时钟和缓冲器,振荡器(XO/VCXO) 。
AN739 ESTIMATING CLOCK TREE JITTER
Silicon Labs Timing Solutions for Marvell
Silicon Labs(芯科科技) AN739 估计时钟树抖动 应用笔记
AN1236: Si533xx 44-QFN LVCMOS Output Best Practices
AN408 TERMINATION OPTIONS FOR ANY-FREQUENCY, ANY-OUTPUT CLOCK GENERATORS AND CLOCK BUFFERS
CRYSTAL SELECTION GUIDE FOR Si533X AND Si5355/56 DEVICES
AN360 CRYSTAL SELECTION GUIDE FOR Si533X AND Si5355/56 DEVICES
CRYSTAL SELECTION GUIDE FOR Si5334/35/38 AND Si5355/56 DEVICES
【选型】Silicon Labs为Intel的FPGA提供的时钟解决方案,样品一到两周
芯科为Intel的FPGA提供的时钟解决方案。Silicon Labs时钟使用专有的DSPLL和MultiSynth技术生成具有超低抖动的任何频率组合,实现同类产品中性能最佳的时钟树。时钟缓冲器提供低抖动,低偏移的时钟分配,并具有集成的制式/电压电平转换功能。 PCIe 时钟/缓冲器将Gen 1/2/3/4兼容性与片上串行端接相结合,简化了设计。 【世强硬创沙龙2019】
【应用】Silicon Labs为Intel FPGAs提供时钟产品解决方案,简化时钟生成,分配和抖动衰减
Silicon Labs(芯科科技)提供广泛的频率灵活定时产品组合,使硬件设计人员能够简化时钟生成,分配和抖动衰减。产品包括时钟发生器,时钟缓冲器, PCIe 时钟和缓冲器,振荡器等。本文介绍Silicon Labs的定时产品的优异特性及其可应用于Intel FPGAs的解决方案
Silicon Labs(芯科科技) Timing Solutions for Marvell
Silicon Labs(芯科科技) Timing Solutions for Intel FPGAs
Silicon Labs(芯科科技) Timing Solutions for Xilinx FPGAs
Silicon Labs(芯科科技) Timing Solutions for Xilinx FPGAs
Si5330 1.8/2.5/3.3 V LOW-JITTER, LOW-SKEW CLOCK BUFFER/LEVEL TRANSLATOR
Si5330, Si5334, Si5338, Si5355, Si5356 Media Change
Si53308 DUAL 1:3 LOW-JITTER ANY-FORMAT BUFFER/LEVEL TRANSLATOR
Si53306 1:4 LOW-JITTER UNIVERSAL BUFFER/LEVEL TRANSLATOR
Si53307 2:2 LOW JITTER UNIVERSAL BUFFER/LEVEL TRANSLATOR
Si53303 DUAL 1:5 LOW JITTER BUFFER/LEVEL TRANSLATOR
芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器
芯科科技Silicon Labs时钟芯片代理商世强,提供Silicon Labs低抖动时钟芯片参数选型服务,芯科低抖动时钟芯片供应服务,芯科低抖动时钟芯片资料。业界抖动系数超低的低抖动时钟芯片,包括XO/VCXO晶体振荡器/压控振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器。推荐Si53xx系列,Si5342H,Si5344H,Si5347,Si5332,Si5381。
Silicon Labs Timing Solutions for Intel FPGAs
Timing Solutions for Xilinx FPGAs
Silicon Labs Timing Solutions for Intel FPGAs
Timing Solutions for Xilinx FPGAs
【产品】抖动仅45fs rms的时钟缓冲器,高速时钟好搭档
Si5330x支持多种输入时钟格式,最多支持10路差分或20路LVCMOS输出,且传播延迟变化低于400ps。
【产品】超低抖动CMOS时钟芯片,频率范围1~725MHz
Si53307附加抖动低至45fs rms,支持LVPECL等常见的电平信号输入,可输出2路差分或4路LVCMOS信号。
Si53301/4-EVB Si53301/4 EVALUATION BOARD USER’S GUIDE
Si5338-EVB Si5330/34/35/38 EVALUATION BOARD USER’S GUIDE
Si5338-EVB Si5330/34/35/38 EVALUATION BOARD USER’S GUIDE
B00168-EVB Si5330/34/35/38 EVALUATION BOARD USER’S GUIDE
Si5332 Reference Manual
Si5338-EVB Si5330/34/35/38 EVALUATION BOARD USER’S GUIDE
Silicon Labs(芯科科技) Si5338-EVB 评估板使用说明
Si5338 REFERENCE MANUAL: CONFIGURING THE Si5338 WITHOUT CLOCKBUILDER DESKTOP
【经验】任意格式输出的时钟缓冲器Si53306如何配置LVDS格式输出
Si53306是Silicon Labs推出的一款任意格式输出的时钟缓冲器,Si53306支持4路差分或8路LVCMOS输出,输出频率范围在1到725 MHz之间,附加抖动低至45fs rms,输出信号格式包括LVPECL、低功耗LVPECL、LVDS、LVCMOS等。本文将详细介绍如何将Si53306输出信号格式配置为LVDS输出。
【经验】SI53301时钟缓冲器不同输入源Glitchless切换功能简介
Si53301是Silicon Labs公司推出的超低附加抖动(50 fs)的时钟缓冲器,Si53301有两个输入源,提供切换选择管脚以实现不同输入源的Glitchless切换选择。本文一起研究一下SI53301的Glitchless切换。
【应用】一种基于SI53301时钟芯片的光传输设备线卡应用方案
Silicon Labs时钟芯片SI53301相对的附加抖动仅为45fs,因此只要输入源(一般是XO)的抖动指标不高的话,不会引入过大的额外相位噪声。SI53301自带分频功能,在某种程度上可以代替实现PLL的部分功能,SI53301支持2分频和4分频,有两个输出Bank,每个Bank分别对应DIVA和DIVB分频器。
【经验】超低附加抖动时钟差分缓冲器SI53301的信号回沟问题分析解决流程
Si53301是Silicon Labs推出的超低附加抖动时钟差分缓冲器,支持从1MHz到725MHz的超低附加抖动、低偏斜时钟缓冲输出,部分工程师们在使用SI53301的时候也碰到一些应用问题,需要引起大家的注意,下面就是一侧工程师调试时碰到的关于输出信号质量问题的案例
SI53301时钟缓冲器的多电平格式输出应用案例
SI53301是Silicon Labs众所周知的明星时钟缓冲器,其灵活的配置,任意电平格式的输出可选功能,以及支持部分整数分频的功能和可以实现部分锁相环的分频功能,深得工程师们的支持,目前广泛用于基站、激光测距、服务器、交换机、光传输网络等设备中。
【应用】时钟缓冲器Si53301用于交换机,支持2选1输入,输出两组
笔者参与设计的一款交换机设备需要一个时钟系统,需求一个三路的156.25M 3.3V的差分时钟,一个三路的156.25M 2.5V的差分时钟,一个三路的155.52M 3.3V的差分时钟,一个三路的155.52M 2.5V的差分时钟,输入输出都是lvpecl电平。 推荐使用Silicon Labs的时钟缓冲器Si53301。
【产品】8/4/2路差分时钟输出的汽车级时钟缓冲器Si53358、Si53354、Si53352
Silicon Labs(芯科科技)的Si53358、Si53354、Si53352通用和引脚可选格式器件,是业界性能最高、功耗最低的汽车级扇出缓冲器,分别提供8路、4路和2路差分时钟输出。这些器件具有120 fs典型附加相位抖动特性,内置的LDO(低压差线性稳压器)可实现高PSNR(峰值信噪比)。
Si5334, Si5335, Si5338 Frequently Asked Questions
Si5334, Si5335, Si5338 Frequently Asked Questions
Si5338, Si5335, Si5334, Si5356A/B Errata
Si5338, Si5335, Si5334, Si5356A/B Errata
【产品】芯科推出Si5332 汽车级8输出时钟发生器开发套件Si5332-8A-EVB
Silicon Labs 推出Si5332 汽车级 8输出时钟发生器开发套件Si5332-8A-EVB。Si53332-8A-EVB 使得可轻松从 ClockBuilder Pro 设备配置转移至手动性能评估。 Si5332-AM2器件使用获得专利的Multisynth™技术来生成多达8个独立的时钟频率,每个时钟频率的合成误差均为0 ppm。