Altera Product Catalog
发布时间：
2018-01-22
类型：
快速参考指南，速查卡、快速指南
品牌：
Altera（阿尔特拉）
型号：
EP4S40G2; EP4S100G2; EP4SGX180; EP4SGX230; EP4S40G5; EP4S100G3; EP4S100G4; EP4S100G5; EP4SE360; EP4SE530; EP4SE820; EP4SGX290; EP4SGX360; EP4SGX530; EP4SGX70; EP4SGX110; EP4SE230; EP3SL50; EP3SL70; EP3SL110; EP3SL150; EP3SL200; EP3SL340; EP3SE50; EP3SE80; EP3SE110; EP3SE260; EP2SGX30; EP2SGX60; EP2SGX90; EP2SGX130; EP3SE2603; HC4GX15; HC4GX25; HC4GX35; HC4E25; HC4E35; HC210W; HC210; HC220W; HC220; HC230; HC240; EP2S30; EP2S60; EP2S90; EP2S130; EP2S180; HC315; HC325; HC335; EP2AGX45; EP2AGX65; EP2AGX95; EP2AGX125; EP2AGX190; EP2AGX260; EP4CGX15; EP4CGX22; EP4CGX30; EP4CGX50; EP4CGX75; EP4CGX110; EP4CGX150; EP4CE6; EP4CE10; EP4CE15; EP4CE30; EP4CE40; EP4CE55; EP4CE75; EP4CE115; EP3C5; EP3C10; EP3C16; EP3C25; EP3C40; EP3C55; EP3C80; EP3C120; EP3CLS70; EP3CLS100; EP3CLS150; EP3CLS200; EPM240; EPM240Z; EPM570; EPM570Z; EPM1270; EPM2210; EPM7032AE; EPM7064AE; EPM7128AE; EPM7256AE; EPM7512AE; EPM3032A; EPM3064A; EPM3128A
资料平台
| 测试报告 - 英文 |
可靠性报告53 2012年第2季度
2019/01/03
|
下载 |
| 产品变更通知及停产信息 - 英文 |
工艺变更通知PCN1102 STRATIX IV、ARRIA II和硬拷贝设备的额外晶圆制造现场
Revision: 1.0.0
|
下载 |
| 产品勘误说明 - 英文 |
Stratix IV GT装置勘误表
Version 3.1
|
下载 |
| 封装信息/封装结构图 - 英文 |
Stratix IV FPGA和硬拷贝IV ASIC
June 2008
|
下载 |
| 技术文档 - 英文 |
Stratix IV设备手册第1卷
Version 3.5
|
下载 |
| 技术文档 - 英文 |
Stratix IV设备手册第1卷
Version 3.5
|
下载 |
| 测试报告 - 英文 |
可靠性报告57 2014年上半年
2019/01/03
|
下载 |
| 产品变更通知及停产信息 - 英文 |
工艺变更通知PCN1106 ALTERA倒装芯片和WIREBOND BGA封装的额外材料清单和供应商
Revision: 1.2.0
|
下载 |
| 产品勘误说明 - 英文 |
Stratix IV E设备勘误表
Version 3.0
|
下载 |
| 产品勘误说明 - 英文 |
Stratix IV E设备勘误表
version 3.0
|
下载 |
| 测试报告 - 英文 |
可靠性报告58 2H 2014
2019/01/03
|
下载 |
| 产品勘误说明 - 英文 |
硬拷贝IV E设备勘误表
Version 1.1
|
下载 |
| 测试报告 - 英文 |
可靠性报告60 2H 2015
2019/01/03
|
下载 |
| 测试报告 - 英文 |
可靠性报告2017年上半年
2019/01/03
|
下载 |
| 产品勘误说明 - 英文 |
Stratix IV GX设备勘误表
Version 6.1
|
下载 |
| 测试报告 - 英文 |
可靠性报告59 2015年上半年
2019/01/03
|
下载 |
| 技术文档 - 英文 |
Stratix IV GT FPGA特性
2017/12/03
|
下载 |
| 技术文档 - 英文 |
仅使用集成11.3 Gbps收发器的40 nm Stratix IV GT器件设计
February 2009
|
下载 |
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
Stratix IV设备手册第1卷
本手册详细介绍了Altera Stratix IV器件系列，包括其架构特点、逻辑阵列块、自适应逻辑模块、嵌入式存储器、数字信号处理块、时钟网络和PLLs、I/O特性和外部存储器接口等。手册涵盖了器件的硬件特性、功能总结、设计考虑因素和软件支持等内容，旨在为工程师提供全面的技术参考。
阅读原文 >>
Stratix IV设备系列概述
Altera Stratix IV FPGA系列提供突破性的系统带宽和功耗效率，适用于高端应用。该系列基于TSMC 40nm工艺技术，具有最高的逻辑密度、最多的收发器和最低的功耗要求。Stratix IV系列包含三种优化变体，以满足不同的应用需求。主要特点包括：高速收发器、支持多种协议、高逻辑密度、大容量内存、高速数字信号处理块、可编程时钟网络、丰富的I/O接口和外部存储器接口。此外，还提供HardCopy IV ASIC、应用解决方案和Quartus II软件等支持。
阅读原文 >>
Stratix IV 器件中的 SEU 缓解
本章详细介绍了Stratix IV器件在用户模式下如何使用错误检测循环冗余检查（CRC）功能，以及如何从CRC错误中恢复。主要内容包括：Stratix IV器件的CRC错误检测功能，用于检测软错误引起的配置随机访问存储器（CRAM）位翻转；配置错误检测和用户模式错误检测的实现方法；错误检测管脚说明；错误检测模块和时序；以及从CRC错误中恢复的方法。此外，还介绍了如何通过Quartus II软件使能错误检测CRC功能，以及如何监控错误信息。
阅读原文 >>
Altera的40纳米FPGA和ASIC产品组合，带收发器
Altera公司推出了一系列40纳米高速收发器解决方案，包括FPGA和ASIC产品。这些产品具有不同的性能、密度、价格点，以及内存、LVDS通道等资源，以满足各种独特的设计需求。Altera的收发器技术支持多种协议和数据速率，包括PCI Express、Serial RapidIO、Gigabit Ethernet等，并提供了一系列开发工具和参考设计，以简化设计和验证过程。
阅读原文 >>
Nios II性能基准
本资料详细介绍了Nios® II软处理器的性能基准和逻辑单元（LE）使用情况。资料中比较了Nios II/f和Nios II/e两种处理器核心的性能，并提供了在不同FPGA设备上的逻辑大小、频率和DMIPS（Dhrystone百万指令每秒）等性能指标。此外，还包括了资源利用率、文档修订历史和相关链接等信息。
阅读原文 >>
MAX 10 FPGA器件概述
MAX 10 FPGA器件是业界首款单芯片非易失性可编程逻辑器件，集成了系统组件，具有自配置双映像、设计保护、集成ADC和Nios II微控制器IP。特点包括简单快速配置、灵活性和集成性、低功耗、20年使用寿命。器件支持多种设计工具，包括Quartus II、Qsys、DSP Builder和Nios II EDS。特性包括55 nm工艺技术、多种封装、核心体系结构、内部储存器模块、用户闪存、嵌入式硬核IP、ADC、闪存IP、时钟网络、内部振荡器、PLL、通用I/O、外部存储器接口和配置选项。
阅读原文 >>
Stratix IV 器件中的 DSP 模块
本资料详细介绍了Stratix IV器件中的数字信号处理(DSP)模块，包括其架构、操作模式、资源以及软件支持。资料涵盖了DSP模块的高性能特点，如支持多种字长和复数乘法，以及内置的移位寄存器链、乘法器和加法器。此外，还介绍了不同的操作模式，如独立乘法器、二乘法加法器、四乘法加法器等，以及如何通过Quartus II软件配置DSP模块以实现不同的功能。
阅读原文 >>
Stratix IV设备中的TriMatrix嵌入式内存块
本资料介绍了Stratix IV器件中的TriMatrix嵌入式存储器块。TriMatrix存储器块提供三种不同大小的嵌入式SRAM，以满足Stratix IV FPGA设计的需要。这些存储器块包括640位存储逻辑阵列块（MLABs）、9K位M9K块和144K位M144K块。MLABs优化用于实现滤波器延迟线、小型FIFO缓冲器和移位寄存器。M9K块可用于通用内存应用，而M144K块适用于处理器代码存储、数据包缓冲和视频帧缓冲。每个嵌入式存储器块都可以独立配置为单端口或双端口RAM、FIFO缓冲区、ROM或移位寄存器。TriMatrix存储器提供高达31,491 Kbits的嵌入式SRAM，在高达600 MHz的频率下运行。资料还涵盖了内存模式、时钟模式、设计考虑因素等内容。
阅读原文 >>
Stratix-IV设备中的时钟网络和锁相环
本资料详细介绍了Stratix IV器件中的层次时钟网络和锁相环(PLL)。内容包括PLL计数器时钟频率和相位的实时重构能力，允许扫描PLL输出频率和动态调整输出时钟相位。Quartus II软件支持PLL及其功能，无需外部设备。资料详细描述了Stratix IV器件的时钟网络和PLL，包括全局时钟网络(GCLKs)、区域时钟网络(RCLKs)和外围时钟网络(PCLKs)的组织结构，以及它们提供的时钟资源。
阅读原文 >>
Stratix IV 器件中的时钟网络与 PLL
本资料详细介绍了Stratix IV器件中的时钟网络与锁相环(PLL)的特性。内容包括：层次时钟网络结构，包括全局时钟网络(GCLK)、局域时钟网络(RCLK)和外围时钟网络(PCLK)；PLL的实时重配置功能，包括频率和相移调整；Quartus II软件对PLL的支持；以及时钟网络源、时钟区域和时钟控制模块等。
阅读原文 >>
Stratix IV 器件中的高速差分 I/O接口与 DPA
本资料详细介绍了Stratix IV FPGA器件中的高速差分I/O接口和动态相位对齐器（DPA）的功能和特性。内容涵盖高速差分I/O接口的配置、LVDS通道、LVDS SERDES、差分发送器和接收器等，并说明了如何使用外部PLL选项来增强LVDS接口的灵活性。此外，资料还介绍了Stratix IV器件系列中的专用电路，包括差分I/O缓冲器、发送串化器、接收解串器和数据重对齐等，以及如何通过DPA和软CDR模式来优化数据传输。
阅读原文 >>
Stratix IV 器件中的 I/O 特性
本文介绍了Stratix IV FPGA器件的I/O特性，包括支持多种I/O标准、高带宽、低功耗、模块化I/O bank设计以及丰富的I/O功能。文章详细阐述了I/O bank的结构、I/O标准支持、I/O寄存器、外部存储器接口、高速差分I/O、可编程电流强度、摆率控制、延迟控制、开漏输出、总线保持、可编程上拉电阻、预加重、差分输出电压、多种电压I/O接口以及片上匹配支持和I/O匹配方案等内容。
阅读原文 >>
Stratix-IV装置中的SEU缓解
本资料介绍了Stratix IV器件中如何使用错误检测循环冗余校验（CRC）功能，以检测和恢复CRC错误。资料详细阐述了配置错误检测、用户模式错误检测、错误检测引脚描述、错误检测模块和错误检测时序等内容。此外，还介绍了如何在Quartus II软件中启用错误检测CRC功能，以及如何从CRC错误中恢复。
阅读原文 >>
Stratix IV 器件中的 TriMatrix 嵌入式存储器模块
本资料介绍了Stratix IV FPGA器件中的TriMatrix嵌入式存储器模块，包括其特性、存储器模式、时钟模式、设计考量等方面。TriMatrix存储器模块提供多种容量和配置选项，支持单端口、双端口和移位寄存器模式，并具有奇偶校验、字节使能、ECC支持等特性。资料详细描述了不同存储器模块的配置和操作方式，以及设计时需要注意的时序和功耗管理问题。
阅读原文 >>
Intel® Arria® 10器件概述
本资料概述了Intel® Arria® 10器件系列，包括其高性能、低功耗特点，适用于无线、有线、广播、计算和存储、医疗和军事等领域。Arria 10器件采用20 nm工艺，具备增强的核心架构、高带宽集成的收发器、改进的逻辑集成和硬核IP模块、集成ARM Cortex-A9 MPCore处理器的第二代硬核处理器系统（HPS）以及高级节能特性。资料详细介绍了器件系列、封装、自适应逻辑模块、精度可调DSP模块、嵌入式存储器模块、时钟网络和PLL时钟源、FPGA通用I/O、外部存储器接口、PCIe Gen1、Gen2和Gen3 Hard IP、增强型PCS Hard IP、低功耗串行收发器、具有硬核处理器系统的SoC、功耗管理、增量式编译等内容。
阅读原文 >>
收发器环回支持
本文档详细介绍了Altera Cyclone V系列FPGA的收发器环回支持功能。内容包括串行环回、并行环回、PIPE反向并行环回以及反向串行环回等调试模式，旨在验证发送器和接收器通道中物理编码子层(PCS)和物理介质附加子层(PMA)模块的正确运行。文档还提供了相关数据通路图和配置方法，以帮助用户进行调试和验证。
阅读原文 >>
英特尔®；Quartus®；Prime Timing Analyzer食谱
本资料为Intel® Quartus® Prime Timing Analyzer的烹饪书，提供了设计场景、约束指南和建议。内容涵盖时钟和生成时钟的基本概念，包括非50/50占空比时钟、偏移时钟、基本时钟分频、PLL时钟、多频率分析、时钟复用、外部切换时钟、PLL时钟切换、I/O约束、三态输出、系统同步输入和输出、I/O时序要求（tSU、tH和tCO）、异常处理、错误路径以及杂项信息。资料旨在帮助用户熟悉Timing Analyzer和Synopsys*设计约束（SDC）的基本知识，以便正确应用这些指南。
阅读原文 >>
Stratix IV设备的配置、设计安全和远程系统升级
本文档详细介绍了Stratix IV器件的配置、设计安全和远程系统升级功能。文档涵盖了配置方案、配置特性、快速被动并行配置、快速主动串行配置、被动串行配置、JTAG配置以及设备配置引脚等内容。Stratix IV器件支持多种配置方案，包括快速被动并行（FPP）、快速主动串行（AS）、被动串行（PS）和JTAG。此外，文档还介绍了设计安全特性、配置数据解压缩和远程系统升级功能，以确保系统可靠性和功能增强。
阅读原文 >>
Stratix IV设备中的高速差分I/O接口和DPA
本资料详细介绍了Stratix IV FPGA中高速差分I/O接口和动态相位调整器（DPA）的优势，以及它们对系统带宽的贡献。资料涵盖了Stratix IV E、GT和GX系列设备的高速差分I/O接口和DPA的各个方面，包括I/O引脚位置、LVDS通道、LVDS SERDES、ALTLVDS端口列表、差分发射器和接收器、使用外部PLL的LVDS接口、左右PLL、Stratix IV时钟、源同步时序预算和差分引脚放置指南。资料还提供了关于LVDS通道、LVDS SERDES和差分发射器的详细信息，包括它们在Stratix IV设备中的应用和配置。
阅读原文 >>
Stratix IV设备中的DSP模块
本资料详细介绍了Stratix IV器件中的数字信号处理（DSP）块，包括其架构、操作模式、资源描述和软件支持。资料重点阐述了DSP块在实现高数据吞吐量应用中的优化，如FIR滤波器、IIR滤波器、FFT函数和编码器。DSP块支持多种操作模式，包括独立乘法器、两乘法器加法器、四乘法器加法器、乘累加和移位操作。资料还提供了Stratix IV器件家族中DSP块数量的表格，以及DSP块内部结构的详细说明。
阅读原文 >>
Stratix IV设备的I/O功能
本资料详细介绍了Stratix IV器件的I/O特性，包括支持的各种I/O标准和电压级别、I/O银行配置、I/O结构以及相关的设计考虑因素。资料重点阐述了Stratix IV器件如何提供高带宽和低功耗的I/O能力，支持多种高速数据传输标准，并优化系统性能。此外，还介绍了I/O模块化设计、I/O元素（IOE）的结构和功能，以及I/O寄存器的配置和使用。
阅读原文 >>
Stratix IV 器件中的配置、 设计安全和远程系统更新
本章介绍了Stratix IV器件的配置、设计安全和远程系统更新功能。Stratix IV器件支持多种配置方案，包括快速被动并行(FPP)、快速主动串行(AS)、被动串行(PS)和JTAG配置。每种配置方案都有其特定的配置方法和管脚设置。此外，本章还详细介绍了配置数据解压缩和远程系统更新功能，以确保系统可靠性和功能增强。
阅读原文 >>
Stratix IV 器件中的 JTAG 边界扫描测试
本文档详细介绍了Stratix IV器件中的IEEE Std. 1149.1边界扫描测试（BST）电路，包括BST体系结构、操作控制、I/O电压支持、BST电路以及BSDL支持等内容。文档涵盖了BST寄存器长度、IDCODE信息、TAP控制器状态机、时序要求、指令模式、强制性指令和可选指令等关键要素。此外，还提供了BST电路的启用、配置期间的支持以及BSDL文件生成和使用的相关信息。
阅读原文 >>
12Stratix-IV设备中的JTAG边界扫描测试
本文档介绍了Stratix IV器件中的IEEE Std. 1149.1边界扫描测试（BST）电路，包括BST架构、操作控制、I/O电压支持、BST电路和BSL支持等内容。文档详细描述了BST电路的工作原理、操作模式、IDCODE信息、BST操作控制、I/O电压支持以及BSL文件生成等关键信息。
阅读原文 >>
Stratix IV 器件系列概述
Altera Stratix IV FPGA器件系列针对高端应用实现系统带宽和功耗效率的突破，基于TSMC 40nm工艺技术，提供最高逻辑密度、最多收发器数量和最低功耗要求。系列包括Stratix IV E、GX和GT三种产品，满足不同应用需求。特性包括高速收发器、广泛协议支持、高性能FPGA架构、丰富的I/O选项和集成的软件平台。
阅读原文 >>
8.Stratix IV设备手册中的高速差分I/O接口和DPA
本资料详细介绍了Stratix IV FPGA中高速差分I/O接口和动态相位调整器（DPA）的优势，以及它们对系统带宽的贡献。资料涵盖了Stratix IV E、GT和GX系列设备的高速差分I/O接口和DPA的各个方面，包括I/O引脚位置、LVDS通道、LVDS SERDES、ALTLVDS端口列表、差分发射器和接收器、使用外部PLL的LVDS接口、左和右PLL、Stratix IV时钟、源同步时序预算和差分引脚放置指南。资料还提供了关于LVDS通道、LVDS SERDES、ALTLVDS端口列表、差分发射器和接收器的详细信息。
阅读原文 >>
Stratix IV 器件中的外部存储器接口
本资料详细介绍了Altera Stratix® IV FPGA器件系列中的外部存储器接口，包括其支持的外部存储器接口能力。资料重点阐述了器件如何高效地布置宽外部存储器接口，并支持DDR3、DDR2、DDR SDRAM、QDR II+、QDR II SRAM和RLDRAM II等存储器标准。此外，资料还涵盖了存储器接口管脚支持、特性以及与外部存储器系统性能规范、电路板设计指南、时序分析、仿真和调试相关的详细信息。
阅读原文 >>
Intel®Enpirion®电源解决方案
本资料介绍了Intel Enpirion系列电源解决方案，包括多种功率SoC产品，适用于汽车级应用。资料详细列出了不同型号的功率SoC的尺寸、同步方式、频率、输出电压范围、输入电压范围、最大输出电流等参数，并介绍了低 dropout调节器、DC-DC调节器、高效率DDR内存终止器等产品。此外，还介绍了EM2120、EM2130、EM2140等系列数字DC-DC降压转换器，以及Enpirion PowerSoC的优势，如低噪声、快速瞬态响应、高功率密度、小尺寸、高效率、低组件数量、高可靠性等。
阅读原文 >>
英特尔®；FPGA OpenCL SDK™
该资料介绍了Intel FPGA SDK for OpenCL™，一款用于开发支持OpenCL编程语言的异构计算平台的软件开发工具包。它允许开发者利用FPGA的高效并行处理能力，通过OpenCL编写程序，实现CPU、GPU、DSP和FPGA等不同硬件平台的跨平台运行。SDK提供了优化的开发环境，支持代码重用和性能提升，并具有代码分析、性能优化等功能。
阅读原文 >>
Intel MAX 10 FPGA设计的10个步骤：入门指南
本资料为Intel MAX 10 FPGA设计入门指南，分为十个步骤。内容包括介绍MAX 10 FPGA的特点和应用，提供产品表格、开发板、文档资源，指导用户注册账户、下载设计软件，并提供教程、设计示例和技术支持。
阅读原文 >>
100克开发工具包，Stratix IV GT版
本资料为Altera公司发布的100G Development Kit, Stratix IV GT Edition的参考手册。手册详细介绍了该开发套件的功能、组件、接口和操作方法。主要内容包括：
1. 开发套件概述，包括硬件平台、主要组件和功能。
2. 板上组件介绍，包括FPGA、CPLD、存储器、接口和电源等。
3. 系统控制器功能，包括FPGA配置、功耗监控、温度监控等。
4. 开发套件的使用方法和注意事项。
阅读原文 >>
4硬拷贝IV设备中的TriMatrix嵌入式内存块
本资料详细介绍了HardCopy IV设备中的TriMatrix嵌入式存储器块，包括其模式、特性、设计考虑因素等。TriMatrix存储器块包括MLAB、M9K和M144K三种不同大小的存储器逻辑阵列块，适用于ASIC设计。这些存储器块支持多种配置，如单端口RAM、FIFO、ROM和移位寄存器。资料还提供了不同型号HardCopy IV设备的存储器资源分配表，以及设计时的注意事项，如MLAB的实现方式和内存初始化等。
阅读原文 >>
