101529C LR1000-500-1.5 Multiple Channel Delay Line Module
发布时间：
2019-08-28
类型：
数据手册，规格书、Datasheet；PDF下载
品牌：
MICROSEMI（美高森美）
型号：
101529C
本数据手册详细介绍了LR1000-500-1.5多通道延迟线模块的规格参数与性能指标。该模块由四个独立的相同通道组成，中心频率为1000 MHz，具备550 MHz的带宽及617.5 MHz的-3 dB带宽。在关键性能方面，其延迟时间为1.502 μsec，增益为-6 dB，并提供-46 dB的抑制比。此外，该模块的幅度纹波控制在2 dBP-P，相位纹波为10 degP-P，噪声系数为10 dB，反射损耗为10 dB，最大支持16 dBm的功率输入。该模块凭借其稳定的电气特性，适用于需要精确信号延迟处理的多种电子系统。基于该方案，用户可通过世强硬创平台获取原厂授权的正品器件，相关产品支持单件起订、在线下单、样品申请及批量询价，并覆盖从研发打样到量产的全生命周期采购需求。针对文中所述器件，平台提供专职FAE团队支持选型、设计验证及调试，有助于缩短供应链响应周期，加速产品开发与上市。
资料下载
资料平台
| 开发环境(软件/固件) - 英文 |
Libero SoC V12.5 SP1编程和调试工具发行说明
Revision A
|
下载 |
| 开发环境(软件/固件) - 英文 |
内核JESD204BTX
Revision 6.0
|
下载 |
| 测试报告 - 英文 |
微芯片技术公司（SG产品-MSLD业务部门）
August 20, 2021
|
下载 |
| 开发环境(软件/固件) - 英文 |
JTAG DirectC和SPI DirectC V2021.1发行说明
Revision A
|
下载 |
| 开发环境(软件/固件) - 英文 |
Synopsys®FPGA Design Microchip发行说明
June 2021
|
下载 |
| 开发环境(软件/固件) - 英文 |
Synopsys®FPGA Design Microchip发行说明
Version Q-2020.03M-SP1
|
下载 |
| 开发环境(软件/固件) - 英文 |
Synopsys®FPGA Design Microchip发行说明
Version R-2020.09M-SP1-1
|
下载 |
| 开发环境(软件/固件) - 英文 |
带增强PLL校准的TG4™FCCC配置程序发行说明
Revision A
|
下载 |
| 测试报告 - 英文 |
电离总剂量试验报告：无20T-RTAX4000D-CQ352-DGQYM1
Rev. 0
|
下载 |
| 测试报告 - 英文 |
电离总剂量试验报告：无20T-RTAX2000S-CQ352-DH4FS1
Rev. 0
|
下载 |
| 数据手册 - 英文 |
采用Flash*Freeze技术的IGLOO纳米低功耗Flash FPGA
Revision 20
|
下载 |
| 数据手册 - 英文 |
采用Flash*Freeze技术的冰屋低功耗Flash FPGA
Revision 14
|
下载 |
| 数据手册 - 英文 |
PolarFire™飞溅套件
2021/09/05
|
下载 |
| 开发环境(软件/固件) - 英文 |
CoreVectorBlox发行说明
Revision 2.0
|
下载 |
| 数据手册 - 英文 |
RTG4™现场可编程门阵列
Revision 3.0
|
下载 |
| 测试报告 - 英文 |
总电离剂量试验报告
Rev. 0
|
下载 |
| 数据手册 - 英文 |
TimeProvider®5000：IEEE 1588-2008 PTP特级大师时钟
2021/10/02
|
下载 |
| 测试报告 - 英文 |
注册证明书
June 21, 2021
|
下载 |
| 开发环境(软件/固件) - 英文 |
Libero SoC v11.9 SP6发行说明
Revision D
|
下载 |
| 开发环境(软件/固件) - 英文 |
CoreMemctrl v2.2发行说明
Revision 8.0
|
下载 |
| 开发环境(软件/固件) - 英文 |
COREHPDMACtrl v2.1发行说明
April 2014
|
下载 |
| 开发环境(软件/固件) - 英文 |
Core10100_AHBAPBB V5.1发行说明
September 2014
|
下载 |
| 开发环境(软件/固件) - 英文 |
CoreQDR V3.3发行说明
Revision 6
|
下载 |
| 开发环境(软件/固件) - 英文 |
Corersenc v3.4发行说明
October 2015
|
下载 |
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
PolarFire®FPGA H.264编码器IP用户指南
本资料为PolarFire® FPGA H.264 Encoder IP用户指南，主要介绍了H.264视频压缩标准及其在PolarFire® FPGA中的应用。指南详细阐述了H.264编码器的硬件实现、测试方法、资源利用等信息，包括输入输出端口、配置参数、内部模块设计等。此外，还提供了安装指南、许可协议、资源利用表等内容。
阅读原文 >>
RT PolarFire®FPGA编程用户指南
本资料详细介绍了RT PolarFire® FPGA的编程方法和流程。资料涵盖了编程接口、编程模式、位流生成、系统控制器挂起模式、编程时间、编程模式（JTAG、SPI从、SPI主）以及飞行中重编程等内容。资料还提供了编程文件大小、错误代码、修订历史等信息，旨在帮助用户了解和掌握RT PolarFire® FPGA的编程技术。
阅读原文 >>
用于安全关键应用的PolarFire FPGA应用笔记
本资料介绍了Microsemi公司PolarFire FPGA在安全关键应用中的特性。内容包括：FPGA配置单元的可靠性、单事件效应免疫性、配置单元的“即时启动”和“单芯片”特性、嵌入式块RAM的错误检测和纠正能力、内置自检机制、未使用硬IP块的钝化和监控等。此外，还涉及DO-254和IEC 61508标准的相关内容。
阅读原文 >>
SmartFusion2 SoC和iGLOO2 FPGA系统控制器用户指南
本资料为Microsemi公司关于SmartFusion2 SoC和IGLOO2 FPGA系统控制器的用户指南。内容涵盖系统控制器功能描述、子系统与接口介绍、系统服务功能及使用方法等。资料详细阐述了系统控制器的架构、工作原理以及如何利用系统服务进行设备编程和系统服务请求处理。
阅读原文 >>
PolarFire FPGA板设计用户指南
本资料为Microsemi公司发布的PolarFire FPGA板级设计用户指南，旨在为熟悉PolarFire设备、具备数字板级设计经验和了解系统电气特性的读者提供指导。指南涵盖了电源、高速接口、控制接口以及PolarFire FPGA的关联外围组件。内容涉及电源供应、去耦电容、用户I/O、时钟、复位、设备编程、收发器、AC和DC耦合、掉电检测等方面，并提供了设计检查表和布局设计实践指南。
阅读原文 >>
PolarFire SoC FPGA收发器用户指南
本资料为Microsemi公司PolarFire SoC FPGA收发器用户指南，主要介绍了PolarFire SoC FPGA收发器的功能、特性、工作原理、实现方法、信号完整性、仿真、调试和测试等内容。收发器支持多种串行通信协议，具有多通道架构，适用于高速数据传输。资料详细说明了收发器的配置、初始化、时钟管理、信号完整性处理、仿真和测试方法，以及板级设计建议。
阅读原文 >>
CPRI用户指南
本资料为Microsemi公司关于CPRI（公共无线电接口）的IP核用户指南。内容涵盖CPRI协议概述、特性、支持的设备系列、许可要求、核心架构、接口信号、寄存器接口、测试平台、资源利用等方面。资料详细介绍了CPRI IP核的功能、设计描述、时钟结构、复位结构、接口信号、配置参数等，旨在帮助用户了解和使用Microsemi的CPRI IP核。
阅读原文 >>
RTG4 CCC动态配置
本文档详细介绍了如何通过APB3接口对RTG4 FPGA的时钟条件电路（CCC）进行动态配置，包括单CCC和双CCC。通过使用通用分频器（GPD）以无毛刺的方式改变输出时钟频率。文档涵盖了设计要求、硬件实现、软件配置、仿真结果和设计设置等关键步骤。
阅读原文 >>
COREAHBTOAPB3 V3.1
本手册介绍了CoreAHBtoAPB3 v3.1，这是一种高级高性能总线（AHB）从属和高级微控制器总线架构（AMBA）3高级外设总线（APB）主桥接器。CoreAHBtoAPB3作为AHB和APB域之间的桥梁，支持与CoreAHB或CoreAHBLite的AHB接口以及与CoreAPB3的APB接口连接。手册详细描述了其功能特性、支持的微半导体FPGA系列、接口描述、设计描述、工具流程、授权信息、订购信息和产品支持等。
阅读原文 >>
IGLOO2 FPGA闪存*冻结进入和退出
本资料为Microsemi公司发布的IGLOO2 FPGA Flash*Freeze技术应用指南，介绍了如何进入和退出Flash*Freeze模式，并展示了SRAM内容在Flash*Freeze模式下的保留能力。内容包括设计要求、进入和退出Flash*Freeze的步骤、设计细节以及硬件实现等。
阅读原文 >>
Alpha-Blender核心产品简介
Alpha-Blender Core是一种优化资源使用的视频处理核心，主要用于视频源混合。它支持两种视频源的4级alpha混合，并具备全24位RGB支持。该核心适用于多种应用，如医疗成像、GPS导航、视频电话等，旨在提升产品外观和用户体验。Alpha-Blender Core采用逐像素控制，优化了FPGA资源的使用，并提供了资源利用率和IP核心交付信息。
阅读原文 >>
SpaceWire编解码器IP核
该资料介绍了SpaceWire CODEC IP核心，这是一种紧凑的宏单元，提供完整的可配置速度链路。该核心符合ECSS-E-ST-50-12C标准，具有高度可定制性，支持SpaceWire TX数据速率和链路启动模式的编程。它包括编码器/解码器单元和I/O包装器单元，支持双向、全双工串行数据通信链路，基于LVDS物理层，适用于低功耗、低复杂度的空间飞行硬件。
阅读原文 >>
RT PolarFire®FPGA板设计用户指南
本指南针对RT PolarFire FPGA板级设计，涵盖电源、高速接口、控制接口及其外围组件。内容包括电源要求、去耦电容、I/O设计、时钟、复位、DDR支持、设备编程和收发器配置。指南强调电源稳定性、信号完整性、阻抗和功率需求，并提供设计检查清单和布局实践建议。
阅读原文 >>
SmartFusion®2和Igloo®2高速串行接口配置用户指南
本指南详细介绍了如何配置SmartFusion2和IGLOO2系列中的高速串行接口，包括协议配置、PCIe配置、通道配置、信号完整性选项、发送去加重、接收CTL均衡、电源管理设置、高速串行接口控制寄存器配置、固件和仿真级别。指南涵盖了从实例化核心到配置各个参数的整个过程，旨在帮助用户有效地配置和使用高速串行接口。
阅读原文 >>
UG0948 PolarFire MIPI DSI发射器
本资料为Microsemi公司提供的PolarFire MIPI DSI Transmitter用户指南。指南详细介绍了MIPI DSI（移动行业处理器接口显示串行接口）传输器的硬件实现、设计描述、输入输出端口、配置参数、时序图等内容。指南涵盖了像素到字节的转换、数据包化器、PLL（锁相环）、低功耗/高速模式、DPHY TX（数据物理层传输）、CRC计算器、用户控制等关键模块和功能。此外，还提供了资源利用信息和配置参数表，以帮助用户更好地理解和应用该传输器。
阅读原文 >>
DG0438 SmartFusion2 SoC FPGA DSP FIR滤波器
本资料为Microsemi公司提供的SmartFusion2 SoC FPGA DSP FIR Filter Demo指南，旨在指导用户如何使用SmartFusion2设备进行数字信号处理（DSP）应用，特别是有限脉冲响应（FIR）滤波器的设计与实现。指南详细介绍了硬件和软件要求、设计文件结构、设计描述、设置和编程过程，并提供了图形用户界面（GUI）的使用说明，以帮助用户生成滤波器系数、输入信号，并展示滤波后的波形和频谱。
阅读原文 >>
Libero®SoC V2021.2设计分离方法用户指南
本指南介绍了Microchip Design Separation方法论，用于实现安全和关键应用的设计分离。该方法通过在Libero SoC软件中使用放置和路由约束，将功能块物理隔离，以创建独立的子系统。指南详细说明了设计分离方法的组件、步骤，包括创建块、分配I/O、创建顶层设计、地板规划、配置安全设置和生成编程文件等。此外，还介绍了如何使用Microchip Separation Verification Tool (MSVT)进行审计，以确保设计满足分离要求。
阅读原文 >>
Libero®SoC V2021.2 Microchip分离验证工具用户指南
本资料介绍了Microchip的Libero® SoC v2021.2中的Microchip Separation Verification Tool (MSVT)的使用指南。MSVT用于验证设计是否符合设计分离标准，以确保安全关键应用的单个FPGA上的独立关键子系统。资料涵盖了设计创建、MSVT文件提取、工具使用方法、报告分析等内容，旨在帮助用户确保设计满足安全性和可靠性要求。
阅读原文 >>
Libero SoC PolarFire V2021.2设计流程教程
本教程介绍了如何使用Libero SoC PolarFire设计工具实现基本的PolarFire FPGA设计。教程分为六个步骤，包括创建项目、设计创建、综合和引脚分配、编程设备、运行设计和设计迭代。教程详细说明了每个步骤的操作方法和注意事项，旨在帮助用户熟悉Libero SoC PolarFire设计流程。
阅读原文 >>
RTG4 FPGA：构建MI-V处理器子系统
本文档为Microsemi公司发布的关于如何构建Mi-V处理器子系统的应用笔记。内容涵盖了设计要求、设计描述、时钟结构、复位结构、硬件实现和软件实现等方面。主要介绍了如何使用RTG4 FPGA和Mi-V软处理器IP构建一个能够执行用户应用的处理器子系统，包括硬件设置、软件编程和演示运行等步骤。
阅读原文 >>
适用于PolarFire®FPGA的Libero®SoC V2021.2 SmartDebug用户指南
本资料为Microchip PolarFire® FPGA的SmartDebug工具用户指南，主要介绍了SmartDebug工具的功能和使用方法。SmartDebug工具支持硬件级别的验证和故障排除，提供对非易失性存储器（sNVM）、SRAM、收发器、μPROM和探针功能的访问。指南详细介绍了SmartDebug的用户界面、调试功能、Tcl命令以及常见问题解答。
阅读原文 >>
Libero®SoC V2021.2时序约束编辑器用户指南
本资料为Microchip Technology Inc.发布的Libero® SoC v2021.2版本中Timing Constraints Editor的用户指南。指南详细介绍了如何创建、查看和编辑时序约束，包括强大的可视化对话框，用于捕捉时序需求和异常。内容涵盖设置时钟约束、生成时钟约束、输入延迟约束、输出延迟约束、外部检查约束、时序异常、高级约束等，并提供了SmartTime Tcl命令的参考。
阅读原文 >>
Libero®SoC V2021.2 Libero SoC TCL命令参考指南
本资料为Microchip Libero® SoC v2021.2设计套件的Tcl命令参考指南。指南介绍了Libero SoC套件，该套件提供了一套全面、易于学习和采用的开发工具，用于设计Microchip的高效Flash FPGA、SoC FPGA和辐射容错FPGA。指南涵盖了支持的设备系列，包括PolarFire® FPGA、PolarFire SoC、SmartFusion®2、IGLOO®2和RTG4™。此外，指南详细介绍了Tcl命令的使用，包括项目管理、SmartDesign、HDL、命令工具、MSS和SmartTime等模块的Tcl命令。
阅读原文 >>
RTG4 FPGA开发工具包用户指南
本资料为Microsemi RTG4 FPGA开发套件用户指南，介绍了RTG4开发套件的内容、安装设置、关键组件描述和操作。开发套件包含RT4G150 FPGA、DDR3和SPI闪存、PCIe、FMC、以太网、USB等接口，适用于数据传输、串行连接、总线接口和高速度设计。指南详细说明了软件安装、硬件设置、电源、内存接口、SerDes接口、编程接口、系统复位、时钟振荡器、用户界面等关键组件的描述和操作。
阅读原文 >>
Libero®SoC v2021.2 RTG4™FCCC（带增强型PLL校准）配置器用户指南
本资料介绍了Microchip的RTG4™ FCCC with Enhanced PLL Calibration Configurator，该配置器允许用户配置RTG4设备上的两个CCC（Clock Conditioner and Clock Distributor）块。资料详细描述了配置器的功能，包括基本配置、高级配置、PLL选项和端口描述等。配置器支持对输出时钟、PLL和GPD（General Purpose Divider）进行配置，以确保PLL锁定的稳定性，并满足时钟频率要求。
阅读原文 >>
Libero®SoC V2021.2 RTG4™高速串行接口配置用户指南
本指南涵盖了RTG4高速串行接口核心配置器，包括EPCS和XAUI核心、PCIe、EPCS和XAUI核心及其初始化版本。指南详细介绍了如何访问核心配置器、通用配置设置（如标识、协议配置、时钟配置、I/O标准和信号完整性选项）、PCIe特定配置设置以及PCIe和XAUI特定配置设置。此外，还提供了高速串行接口初始化程序、端口描述和修订历史等信息。
阅读原文 >>
