12. HardCopy III Device and Packaging
Information
发布时间：
2018-03-06
类型：
用户指南，使用手册、操作指南
品牌：
Altera（阿尔特拉）
型号：
HC325W; HC325F; HC335L; HC335F
本数据手册详细介绍了HardCopy III器件的封装信息，内容涵盖器件与封装的参考数据、热阻规格及封装轮廓的详细参数，并提供了文档修订历史、版权及免责声明等关键信息，为硬件设计中的热管理与物理布局提供精确依据。基于该方案，用户可通过世强硬创平台获取原厂授权的正品器件，相关产品支持单件起订、在线下单、样品申请、批量询价及库存充足，覆盖从研发打样到量产的全生命周期采购需求。同时，平台提供专职FAE团队支持选型、设计验证及调试，有助于缩短供应链响应周期，加速产品开发与上市。
资料下载
资料平台
| 测试报告 - 英文 |
可靠性报告57 2014年上半年
2019/01/03
|
下载 |
| 测试报告 - 英文 |
可靠性报告59 2015年上半年
2019/01/03
|
下载 |
| 测试报告 - 英文 |
可靠性报告58 2H 2014
2019/01/03
|
下载 |
| 测试报告 - 英文 |
可靠性报告53 2012年第2季度
2019/01/03
|
下载 |
| 测试报告 - 英文 |
可靠性报告2017年上半年
2019/01/03
|
下载 |
| 测试报告 - 英文 |
可靠性报告60 2H 2015
2019/01/03
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件版本9.1，SP1设备支持发行说明
Version 9.1
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件设备支持发行说明
November 2009
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件设备支持发行说明
version 9.0 SP1
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件设备支持发行说明
June 2009
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件设备支持发行说明
November 2009
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件版本9.1 SP2设备支持发行说明
Version 9.1
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件和设备支持发行说明版本13.0 SP1
Version 13.0
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件和设备支持发行说明12.1版
version 12.1.2
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件和设备支持发行说明版本12.1 SP1
Version 12.1
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件版本10.0设备支持发行说明
Version 10.0
|
下载 |
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
8硬拷贝III设备中的高速差分I/O接口和DPA
本文档详细介绍了HardCopy III器件家族的高速差分I/O接口和动态相位对齐（DPA）功能。HardCopy III器件支持高达1.25 Gbps的差分I/O能力，兼容多种源同步通信协议，如Utopia、RapidIO、XSBI、SGMII、SFI和SPI。文档中阐述了HardCopy III与Stratix III器件在高速差分I/O接口和DPA方面的相同电路设计，以及如何使用Stratix III器件进行原型设计并将设计映射到HardCopy III器件。此外，文档还涵盖了I/O标准、实现指南、I/O银行配置、LVDS通道支持、差分发送器、差分接收器、数据重排电路、动态相位对齐器、软CDR模式、同步器、预加重和输出差分电压、差分I/O终结、时钟网络、差分数据方向和差分引脚放置指南等内容。
阅读原文 >>
硬拷贝III设备手册第1卷：设备接口和集成
本手册详细介绍了Altera的HardCopy III器件家族，包括其核心特性、接口和集成方式。手册涵盖了器件概述、逻辑阵列块和自适应逻辑模块实现、DSP块实现、TriMatrix嵌入式存储器块、时钟网络和PLLs、I/O接口、外部存储器接口、高速差分I/O接口和DPA、热插拔和上电复位、IEEE 1149.1 (JTAG)边界扫描测试、电源和热管理、封装信息等内容。手册旨在为设计师提供全面的技术指导，以确保高效、可靠地使用HardCopy III器件。
阅读原文 >>
三。将Stratix III设备资源映射到硬拷贝III设备
本文档介绍了如何将Stratix III器件的资源映射到HardCopy III器件上。内容涵盖了映射选项、资源限制、设计编译和硬件兼容性等方面。文档详细说明了如何选择合适的HardCopy III器件作为Stratix III器件的伴侣，以及如何确保设计在迁移到HardCopy III器件后保持相同的功能。此外，还提供了关于I/O标准、内存块、PLL和高速差分I/O接口的详细信息。
阅读原文 >>
三。将Stratix III设备资源映射到硬拷贝III设备
本文档详细介绍了如何将Stratix III器件资源映射到HardCopy III器件上。内容涵盖Quartus II软件在资源映射、I/O引脚约束、硬IP块分配等方面的功能，以及如何选择合适的HardCopy III器件作为伴随器件。此外，文档还提供了HardCopy III和Stratix III器件之间的映射选项、资源对比、I/O引脚映射、外部存储器接口等方面的信息，旨在帮助设计师在从FPGA原型到ASIC转换过程中，确保设计的兼容性和性能。
阅读原文 >>
硬拷贝III设备手册，第2卷：设计流程和原型
本资料为Altera公司发布的《HardCopy III Device Handbook, Volume 2: Design Flow and Prototyping》第二卷，主要介绍了使用Quartus II软件进行HardCopy III设计流程和原型制作的方法。内容包括设计流程、设计中心实施过程、资源映射以及电源和配置要求匹配等。资料详细阐述了如何将Stratix III器件映射到HardCopy III器件，并提供了相关的电源和配置要求匹配信息，旨在帮助设计者顺利完成从FPGA到ASIC的迁移。
阅读原文 >>
10硬拷贝III设备中的IEEE 1149.1（JTAG）边界扫描测试
本文档介绍了HardCopy III器件中的IEEE 1149.1 (JTAG)边界扫描测试（BST）电路，包括BST架构、支持的JTAG指令、边界扫描寄存器、BSDL文件生成和JTAG时序。文档详细说明了如何使用JTAG接口进行测试，包括信号捕获、测试模式强制和数据比较。此外，还提供了IDCODE和USERCODE指令的说明，以及边界扫描寄存器长度和JTAG时序波形图。
阅读原文 >>
2硬拷贝III设备的扩展温度范围
本文介绍了Altera公司HardCopy III器件的扩展温度范围支持。文章详细阐述了如何通过Altera的Quartus II软件和PowerPlay工具来设计支持-40°C至125°C温度范围的HardCopy III ASIC。此外，文章还提供了关于HardCopy III器件在不同温度下的性能规格和限制，包括DSP块和TriMatrix内存块的性能数据。
阅读原文 >>
MAX 10 FPGA器件概述
MAX 10 FPGA器件是业界首款单芯片非易失性可编程逻辑器件，集成了系统组件，具有自配置双映像、设计保护、集成ADC和Nios II微控制器IP。特点包括简单快速配置、灵活性和集成性、低功耗、20年使用寿命。器件支持多种设计工具，包括Quartus II、Qsys、DSP Builder和Nios II EDS。特性包括55 nm工艺技术、多种封装、核心体系结构、内部储存器模块、用户闪存、嵌入式硬核IP、ADC、闪存IP、时钟网络、内部振荡器、PLL、通用I/O、外部存储器接口和配置选项。
阅读原文 >>
Intel® Arria® 10器件概述
本资料概述了Intel® Arria® 10器件系列，包括其高性能、低功耗特点，适用于无线、有线、广播、计算和存储、医疗和军事等领域。Arria 10器件采用20 nm工艺，具备增强的核心架构、高带宽集成的收发器、改进的逻辑集成和硬核IP模块、集成ARM Cortex-A9 MPCore处理器的第二代硬核处理器系统（HPS）以及高级节能特性。资料详细介绍了器件系列、封装、自适应逻辑模块、精度可调DSP模块、嵌入式存储器模块、时钟网络和PLL时钟源、FPGA通用I/O、外部存储器接口、PCIe Gen1、Gen2和Gen3 Hard IP、增强型PCS Hard IP、低功耗串行收发器、具有硬核处理器系统的SoC、功耗管理、增量式编译等内容。
阅读原文 >>
收发器环回支持
本文档详细介绍了Altera Cyclone V系列FPGA的收发器环回支持功能。内容包括串行环回、并行环回、PIPE反向并行环回以及反向串行环回等调试模式，旨在验证发送器和接收器通道中物理编码子层(PCS)和物理介质附加子层(PMA)模块的正确运行。文档还提供了相关数据通路图和配置方法，以帮助用户进行调试和验证。
阅读原文 >>
硬拷贝III设备手册，第3卷：数据表
本资料为Altera公司发布的HardCopy III器件手册第三卷，主要包含器件的电气特性和扩展温度范围数据。资料详细介绍了HardCopy III器件的直流和交流特性，包括电气特性、工作条件、绝对最大额定值、推荐工作条件、功耗、开关特性等。此外，还提供了扩展温度范围内的软件支持和限制说明。
阅读原文 >>
1硬拷贝III设备系列概述
本文档概述了Altera的HardCopy III器件系列的特点和功能。HardCopy III器件是低成本、高性能、低功耗的ASIC，其引脚排列、密度和架构与Stratix III器件相辅相成。这些器件的功能和电气特性与Stratix III FPGA的功能等效。文档详细介绍了HardCopy III器件的架构特性，包括逻辑阵列块、自适应逻辑模块、DSP功能、嵌入式内存块、时钟网络和PLL、I/O银行和I/O结构、外部内存接口、高速差分I/O接口、热插拔和上电复位功能。此外，还提供了软件支持和器件编号信息。
阅读原文 >>
4硬拷贝III设备中的TriMatrix嵌入式内存块
本文档介绍了HardCopy III设备中的TriMatrix嵌入式内存块，包括其模式、功能和设计考虑因素。TriMatrix内存块包括MLAB、M9K和M144K三种不同大小的内存逻辑阵列块，适用于ASIC设计。这些内存块支持多种配置，如单端口、双端口RAM、FIFO、ROM和移位寄存器。文档详细描述了内存资源、特性、设计考虑以及与Stratix III设备的兼容性。
阅读原文 >>
硬拷贝III HC335LF1517的Pin信息
本资料为HardCopy® III HC335LF1517的引脚信息，版本1.0。内容涵盖DQ组、DQS组和X8/X9、X16/X18、X32/X36模式下的引脚分配和功能描述。资料详细列出了各个引脚的编号、模式、DQ组和DQS组信息，共计35页。
阅读原文 >>
硬拷贝III HC335FF1517的Pin信息
本资料为HardCopy® III HC335FF1517版本1.0的引脚信息。内容详细描述了DQ（数据）引脚的分组、模式以及对应的引脚信息，包括DQ1L至DQ17L、DQ18L至DQ19L、DQ24L至DQ26L、DQ1B至DQ12B、DQ17B至DQ17B等。资料还涵盖了DQS（数据选通）引脚的相关信息。
阅读原文 >>
硬拷贝III HC335FF1152的Pin信息
该资料为HardCopy® III HC335FF1152的引脚信息，版本1.0。内容涵盖了不同DQ组（数据组）和DQS（数据选通）引脚的编号、模式以及所属银行信息。资料详细列出了各个引脚在X4、X8/X9、X16/X18模式下的配置，为读者提供了全面的引脚信息。
阅读原文 >>
硬拷贝III HC325FF780的Pin信息
这份资料详细介绍了HardCopy® III HC325FF780的引脚信息，包括不同模式下的DQ组和DQS引脚分配。内容涵盖了X4、X8/X9、X16/X18模式下的引脚配置，以及各个引脚的具体功能描述。
阅读原文 >>
硬拷贝III HC335LF1152的Pin信息
这份资料详细介绍了HardCopy® III HC335LF1152的引脚信息，包括DQ（数据线）、DQS（数据选通）等不同模式的引脚配置。资料涵盖了不同模式下的引脚分配、信号名称和编号，旨在为使用者提供清晰的引脚连接指南。
阅读原文 >>
硬拷贝III HC325FF484的Pin信息
本资料为HardCopy® III HC325FF484版本1.0的引脚信息，针对Stratix III系列芯片。内容详细列出了不同DQ组的引脚分配，包括DQS X4和DQS X8/X9模式下的引脚对应关系。资料中涵盖了多个DQ组的引脚信息，并对每个引脚的功能进行了说明。
阅读原文 >>
硬拷贝III HC325WF484的Pin信息
这份资料详细介绍了HardCopy® III HC325WF484元器件的引脚信息，适用于Stratix III系列芯片的DQ Group，特别针对DQS X4和DQS X8/X9模式。资料中包含了丰富的引脚编号和对应功能描述，旨在为工程师提供准确的设计参考。
阅读原文 >>
硬拷贝III HC325WF780的Pin信息
这份资料详细介绍了HardCopy® III HC325WF780的引脚信息，包括不同模式下的DQ组和DQS组的引脚分配。资料涵盖了Stratix III系列芯片的多个引脚信息，包括DQ3L至DQ7L、DQS1L至DQS7L等，以及相关的DQSn和CQ引脚。资料还包含了不同引脚的功能描述和模式选择。
阅读原文 >>
英特尔®；Quartus®；Prime Timing Analyzer食谱
本资料为Intel® Quartus® Prime Timing Analyzer的烹饪书，提供了设计场景、约束指南和建议。内容涵盖时钟和生成时钟的基本概念，包括非50/50占空比时钟、偏移时钟、基本时钟分频、PLL时钟、多频率分析、时钟复用、外部切换时钟、PLL时钟切换、I/O约束、三态输出、系统同步输入和输出、I/O时序要求（tSU、tH和tCO）、异常处理、错误路径以及杂项信息。资料旨在帮助用户熟悉Timing Analyzer和Synopsys*设计约束（SDC）的基本知识，以便正确应用这些指南。
阅读原文 >>
Intel®Enpirion®电源解决方案
本资料介绍了Intel Enpirion系列电源解决方案，包括多种功率SoC产品，适用于汽车级应用。资料详细列出了不同型号的功率SoC的尺寸、同步方式、频率、输出电压范围、输入电压范围、最大输出电流等参数，并介绍了低 dropout调节器、DC-DC调节器、高效率DDR内存终止器等产品。此外，还介绍了EM2120、EM2130、EM2140等系列数字DC-DC降压转换器，以及Enpirion PowerSoC的优势，如低噪声、快速瞬态响应、高功率密度、小尺寸、高效率、低组件数量、高可靠性等。
阅读原文 >>
英特尔®；FPGA OpenCL SDK™
该资料介绍了Intel FPGA SDK for OpenCL™，一款用于开发支持OpenCL编程语言的异构计算平台的软件开发工具包。它允许开发者利用FPGA的高效并行处理能力，通过OpenCL编写程序，实现CPU、GPU、DSP和FPGA等不同硬件平台的跨平台运行。SDK提供了优化的开发环境，支持代码重用和性能提升，并具有代码分析、性能优化等功能。
阅读原文 >>
Quartus II软件版本11.1 SP2设备支持
本资料为Altera Quartus II软件版本11.1 SP2的设备支持说明。内容包括：设备支持状态、内存推荐、时序和功耗模型、设备支持变更等。详细介绍了支持的新设备、内存需求、时序和功耗模型状态，以及设备支持的变更和问题修复。
阅读原文 >>
Quartus II软件版本11.1 SP1设备支持
本资料为Altera Quartus II软件版本11.1 SP1的设备支持更新说明。内容包括设备支持状态、内存推荐、时序和功耗模型、设备支持变更等。详细介绍了不同系列设备的支持情况，包括Arria V、Stratix V、Cyclone V等，以及内存推荐配置和时序功耗模型的状态。同时，还提供了设备支持变更通知，包括变更通知、未修复的设备支持问题以及已修复的设备支持问题。
阅读原文 >>
Altera产品目录
阅读原文 >>
Quartus II软件版本10.0 SP1设备支持
本资料为Altera Quartus II软件10.0 SP1版本设备支持的发布说明。内容包括设备支持状态、内存和磁盘空间建议、时序和功耗模型、Stratix V设备支持以及设备支持变更。主要涉及设备支持状态更新、内存和磁盘空间需求、时序和功耗模型更新、Stratix V设备初步支持以及设备支持变更通知。
阅读原文 >>
Quartus II软件版本10.1 SP1设备支持
本资料介绍了Altera Quartus II软件版本10.1 SP1对各种器件的支持情况，包括全面支持、高级支持和初始信息支持的新器件和器件封装。资料还提供了内存和磁盘空间推荐配置，以及时序和功耗模型的状态。此外，还详细说明了设备支持的变更，包括变更通知、未修复的设备支持问题和已修复的设备支持问题。
阅读原文 >>
Quartus II软件版本11.1设备支持
本资料为Altera Quartus II软件版本11.1的设备支持说明，包括设备支持状态、内存推荐、时序和功耗模型以及设备支持变更。详细介绍了新设备、设备包的全面支持情况，对即将发布的设备的预支持，以及针对现有设备的时序和功耗模型更新。同时，还提供了内存推荐配置和设备支持变更通知，包括变更通知和未解决的问题。
阅读原文 >>
Intel MAX 10 FPGA设计的10个步骤：入门指南
本资料为Intel MAX 10 FPGA设计入门指南，分为十个步骤。内容包括介绍MAX 10 FPGA的特点和应用，提供产品表格、开发板、文档资源，指导用户注册账户、下载设计软件，并提供教程、设计示例和技术支持。
阅读原文 >>
Stratix®10设备版本2017.07.26的外部存储器接口引脚信息
本资料详细介绍了Stratix® 10器件的外部存储器接口引脚信息，包括不同DDR3、DDR4、LPDDR3等存储器方案的引脚分配和功能描述。资料涵盖了CK、CKE、ODT、CS、CAS、RAS等关键信号线的具体引脚位置和功能，适用于系统设计工程师参考。
阅读原文 >>
最多10个FPGA设备架构
本文档详细介绍了MAX® 10 FPGA的架构，包括逻辑阵列块（LABs）、模拟数字转换器（ADC）、用户闪存（UFM）、嵌入式乘法器和内存块（M9K）、时钟和锁相环（PLL）、通用I/O、高速LVDS I/O、外部内存接口和配置闪存（CFM）。文档还涵盖了LAB结构、LAB互连、LAB控制信号、逻辑元素（LEs）、嵌入式内存、嵌入式乘法器、时钟和PLL、全局时钟网络、内部振荡器、PLL块和位置、通用I/O、高速LVDS I/O和外部内存接口等关键组件和功能。
阅读原文 >>
Quartus II软件版本11.0 SP1设备支持
本资料为Altera Quartus II软件版本11.0 SP1的设备支持更新说明。内容包括：全面支持的设备列表、高级支持的设备列表、初始信息支持的设备列表、内存和磁盘空间推荐、时序和功耗模型状态、设备支持变更通知以及未修复的设备支持问题。
阅读原文 >>
