2. Logic Elements and Logic Array Blocks
in the Cyclone III Device Family
发布时间：
2018-03-06
类型：
用户指南，使用手册、操作指南
品牌：
Altera（阿尔特拉）
型号：
-
该技术资料详细介绍了Cyclone III器件家族中的逻辑元素（LE）和逻辑阵列块（LAB）的功能与特性，深入阐述了LE的工作原理、配置方式及操作模式。内容涵盖了LAB中LE的分组策略、LAB的拓扑结构、控制信号以及LAB与其他器件家族块之间的接口等关键信息，为用户理解该系列器件的底层架构提供了详尽的技术参考。基于该方案，用户可通过世强硬创平台获取Altera在世强硬创平台上由世强先进（深圳）科技股份有限公司授权代理并提供技术支持及采购服务。相关产品支持单件起订、在线下单、样品申请及批量询价，且库存充足，能够满足从研发打样到量产的全生命周期采购需求。同时，平台提供专职FAE团队支持选型、设计验证及调试，有助于缩短供应链响应周期，加速产品开发与上市。
资料下载
资料平台
| 数据手册 - 英文 |
英特尔®MAX 10 FPGA器件数据表
Version
2017.06.16
|
下载 |
| 技术文档 - 英文 |
2013年业务连续性计划概述
2019/02/13
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II设备支持发行说明
version 6.0
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件设备支持发行说明
November 2009
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件设备支持发行说明
November 2009
|
下载 |
| 测试报告 - 英文 |
可靠性报告59 2015年上半年
2019/01/03
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件发行说明
Version 5.0
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件发行说明
April 2003
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件发行说明
version 5.1
|
下载 |
| 开发环境(软件/固件) - 英文 |
Nios II嵌入式设计套件6.1发行说明
Version 6.1
|
下载 |
| 开发环境(软件/固件) - 英文 |
DSP Builder发行说明和勘误表
Version:9.1
|
下载 |
| 开发环境(软件/固件) - 英文 |
Quartus II软件发行说明5.1版
version 5.1
|
下载 |
| 数据手册 - 英文 |
R8051 8位微控制器大功能
March 2004
|
下载 |
| 技术文档 - 中文 |
在 Altera MAX 系列中实现交叉点开关矩阵
版本 2014.09.22
|
下载 |
| 技术文档 - 中文 |
使用 Altera MAX 系列作为微控制器 I/O 扩展器
版本 2014.09.22
|
下载 |
| 技术文档 - 英文 |
三。边界扫描支持
v3.4
|
下载 |
| 技术文档 - 英文 |
三。通用Flash接口控制器内核
v9.1.0
|
下载 |
技术论坛
有谁知道Altera的FPGA中，CONFIG_SEL配置引脚是用来干什么的，看手册没有看明白。具体电路怎么配置？
查看官方回答 >>
Altera产品系列中支持软核的有哪些？
查看官方回答 >>
世强和原厂的技术专家将在一个工作日内解答，帮助您快速完成研发及采购。
我要提问 >>
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
1.首次设计师指南
本手册为Altera嵌入式开发工具的新用户提供了入门指南，介绍了设计流程、开发工具交互以及Nios II处理器设计流程与典型离散微控制器设计流程的区别。手册涵盖了FPGA硬件设计、SOPC Builder系统设计工具、Nios II软件设计、软件调试选项等内容，旨在帮助用户提高设计效率。
阅读原文 >>
TeamSite®安装指南
阅读原文 >>
带FPGA核心缓存接口（CCI-P）的英特尔至强CPU加速堆栈参考手册
本资料为Intel® Xeon® CPU与FPGA核心缓存接口（CCI-P）的参考手册，主要内容包括CCI-P接口的协议和信号接口定义、请求类型、头部格式、时序图和内存模型。手册还描述了FPGA接口管理器（FIM）、Intel FPGA接口单元（FIU）和内存及缓存层次结构。此外，还介绍了AFU要求、Intel FPGA基本构建块和设备功能列表。
阅读原文 >>
7配置APEX 20KE和APEX 20KC设备配置手册
本文档详细介绍了如何配置APEX 20KE和APEX 20KC器件，包括配置方案的选择、配置接口连接、配置过程和注意事项。文档涵盖了被动串行（PS）、被动并行同步（PPS）、被动并行异步（PPA）和JTAG配置方案，并提供了配置文件大小估算和配置设备连接图。此外，文档还介绍了多设备配置、级联配置和配置错误处理等内容。
阅读原文 >>
编程时间比较：MAX 7000AE与XC9500XL设备技术简介
本技术简报比较了Altera MAX 7000AE和Xilinx XC9500XL器件的在线系统编程时间，并讨论了MAX 7000AE器件中可用的先进在线系统编程（ISP）功能。实验表明，MAX 7000AE器件在PC和在线测试器上的编程时间均显著短于XC9500XL器件。MAX 7000AE器件的编程时间比XC9500XL器件快，主要归因于更短的编程脉冲宽度和更少的地址数量。此外，MAX 7000AE器件还具备增强的ISP功能，如编程完成位和自动递增功能，进一步提高了编程效率。
阅读原文 >>
嵌入式外设IP用户指南
本资料为嵌入式外设IP用户指南，详细介绍了多种嵌入式外设IP的核心功能、配置参数、接口和编程模型。内容包括SDRAM控制器、三态SDRAM、Compact Flash核心、通用闪存接口控制器、EPCS串行闪存控制器、JTAG UART核心、UART核心、16550 UART、SPI核心、Optrex 16207 LCD控制器核心、PIO核心、Avalon-ST串行外设接口核心、PCI Lite核心、MDIO核心、片上FIFO内存核心、Avalon-ST多通道共享内存FIFO核心、SPI从/JTAG到Avalon主桥接核心、Avalon-ST字节到包和包到字节转换核心、Avalon包到事务转换核心等。资料还提供了软件编程模型、HAL系统库支持、软件文件和寄存器映射等信息。
阅读原文 >>
MAX 10 FPGA器件概述
MAX 10 FPGA器件是业界首款单芯片非易失性可编程逻辑器件，集成了系统组件，具有自配置双映像、设计保护、集成ADC和Nios II微控制器IP。特点包括简单快速配置、灵活性和集成性、低功耗、20年使用寿命。器件支持多种设计工具，包括Quartus II、Qsys、DSP Builder和Nios II EDS。特性包括55 nm工艺技术、多种封装、核心体系结构、内部储存器模块、用户闪存、嵌入式硬核IP、ADC、闪存IP、时钟网络、内部振荡器、PLL、通用I/O、外部存储器接口和配置选项。
阅读原文 >>
收发器环回支持
本文档详细介绍了Altera Cyclone V系列FPGA的收发器环回支持功能。内容包括串行环回、并行环回、PIPE反向并行环回以及反向串行环回等调试模式，旨在验证发送器和接收器通道中物理编码子层(PCS)和物理介质附加子层(PMA)模块的正确运行。文档还提供了相关数据通路图和配置方法，以帮助用户进行调试和验证。
阅读原文 >>
英特尔®；Quartus®；Prime Timing Analyzer食谱
本资料为Intel® Quartus® Prime Timing Analyzer的烹饪书，提供了设计场景、约束指南和建议。内容涵盖时钟和生成时钟的基本概念，包括非50/50占空比时钟、偏移时钟、基本时钟分频、PLL时钟、多频率分析、时钟复用、外部切换时钟、PLL时钟切换、I/O约束、三态输出、系统同步输入和输出、I/O时序要求（tSU、tH和tCO）、异常处理、错误路径以及杂项信息。资料旨在帮助用户熟悉Timing Analyzer和Synopsys*设计约束（SDC）的基本知识，以便正确应用这些指南。
阅读原文 >>
5CGXFC7C7F23C8 Altera错误消息寄存器卸载器IP核心用户指南
本资料为Altera公司发布的《Altera Error Message Register Unloader IP Core用户指南》，主要介绍了Altera Error Message Register (EMR) Unloader IP核的功能、特性、支持设备、资源利用和性能等信息。该IP核用于读取和存储Altera设备中硬化的错误检测电路数据，支持Stratix V、Stratix IV、Arria 10、Arria V、Arria II GX、Arria II GZ和Cyclone V等设备。资料详细说明了IP核的安装、配置、参数设置、功能描述、信号定义、时序要求等内容。
阅读原文 >>
EP3C120F780C7N Cyclone III现场可编程门阵列开发工具包用户指南
本指南为Altera Cyclone III FPGA开发套件提供使用说明，包括开发板、硬件和软件开发工具、文档和附件。指南详细介绍了套件内容、开发板设置、软件安装、FPGA配置、设计教程和编程闪存设备等。用户可快速开始FPGA开发，进行原型设计和验证。
阅读原文 >>
UG-NIOSiIfSHprog Nios II Flash编程器用户指南
本指南介绍了Nios II Flash Programmer的使用，该程序用于将数据编程到连接到Altera FPGA的闪存设备中。指南涵盖了使用图形用户界面（GUI）和命令行工具编程闪存，包括设置硬件连接、生成闪存文件和编程闪存内存。此外，还讨论了非标准闪存内存的编程、独立模式以及故障排除。
阅读原文 >>
1SG280LU3F50E2VGS1 Intel®Stratix®10时钟和PLL用户指南
本资料为Intel Stratix 10时钟和PLL用户指南，主要介绍了Intel Stratix 10器件的时钟网络和PLL架构及特性。内容包括时钟网络概述、时钟网络架构和特性、PLL架构和特性、时钟和PLL设计考虑因素、时钟和PLL实现指南等。资料详细阐述了时钟网络和PLL的架构、功能、设计考虑因素和实现方法，为用户提供了全面的技术指导。
阅读原文 >>
10CX220YF780E5G低延迟以太网10G MAC Intel Cyclone 10 GX FPGA IP设计示例用户指南
本资料为Intel Cyclone 10 GX FPGA IP设计示例用户指南，主要内容包括快速入门指南、10GBASE-R以太网设计示例、10M/100M/1G/2.5G/5G/10G（USXGMII）以太网设计示例、接口信号描述、配置寄存器描述等。指南详细介绍了如何生成设计示例、编译和模拟设计、硬件测试等步骤，并提供了相关硬件和软件要求。
阅读原文 >>
EP4S100G5F45C2ES1 40和100 Gbps以太网MAC和PHY MegaCore功能用户指南
本指南详细介绍了Altera的40G和100G以太网MAC和PHY MegaCore函数，这些函数实现了IEEE 802.3ba 40G和100G以太网标准。指南涵盖了功能描述、设计流程、性能和资源利用率、调试信息以及IP核心的详细配置和状态寄存器。该指南适用于Altera Complete Design Suite版本12.1及更高版本，提供了对IP核心的全面了解和操作指导。
阅读原文 >>
10AX115R4F40I3SG三速以太网Intel FPGA IP用户指南
本指南详细介绍了Intel FPGA Triple-Speed Ethernet IP核心，这是一个符合IEEE 802.3标准的可配置IP核心，包含10/100/1000 Mbps以太网MAC和可选的1000BASE-X/SGMII物理编码子层（PCS）以及嵌入式PMA。IP核心支持多种配置，包括单端口MAC、多端口MAC以及带有PCS和嵌入式PMA的MAC。指南涵盖了IP核心的功能、配置、接口信号、设计考虑因素、时序约束、测试平台、软件编程接口以及以太网帧格式等内容。
阅读原文 >>
1SG280HU2F50E2VGS1 HDMI Intel®Stratix 10 FPGA IP设计示例用户指南
本指南提供了Intel Stratix 10 FPGA IP HDMI设计示例的快速入门和详细描述。内容包括设计示例的目录结构、生成设计、硬件和软件要求、设计组件、时钟方案、接口信号、设计RTL参数、硬件设置和仿真测试平台。指南还涵盖了设计限制和设计参数，以及如何编译和测试设计。
阅读原文 >>
UG-01125 SDI II IP核心用户指南
本资料为Altera SDI II IP Core用户指南，介绍了SDI II IP Core的功能、使用方法和设计考虑因素。SDI II IP Core支持多种SDI标准，包括SD-SDI、HD-SDI、3G-SDI、6G-SDI和12G-SDI，适用于数字视频设备。指南详细说明了IP Core的安装、参数设置、设计流程、信号定义和资源占用情况。
阅读原文 >>
为 SoC FPGA 提供的 CoreSight 兼容调试功能
本文介绍了SoC FPGA的调试体系结构，特别是Altera SoC FPGA所采用的ARM CoreSight系统跟踪宏单元(STM)。文章强调了STM在处理高性能ARM Cortex-A9处理器调试跟踪流中的优势，包括其处理大量数据的能力、高精度时间戳和可扩展性。此外，文章还讨论了STM与ARM DS-5 Altera版工具包的结合，为SoC FPGA提供了高效的调试解决方案。
阅读原文 >>
Altera针对超高清视频应用的高性能平台
Altera的Stratix® V高级系统开发套件旨在解决广播技术供应商面临的挑战，即如何在处理4K分辨率和更高通道密度的同时，应对客户和竞争对手的价格压力。该套件具备PCI Express® Gen3 x16接口，以及处理能力、内存带宽和I/O连接性，能够处理“超越高清（HD）”格式和分辨率，甚至超高清格式（UHDTV）。它包含双Stratix V FPGA，总逻辑元素（LE）超过1.2M，外部内存带宽超过1500 Gbps，足以处理最复杂的帧插值和转换算法。套件采用PCIe形式因素板，兼容定制和商业现货（COTS）IT服务器，并包含完整的视频板级支持包（BSP），包括示例设计、应用软件、驱动程序和调试工具。
阅读原文 >>
Altera SoC 软件开发工具流程
本文介绍了Altera SoC软件开发工具流程，旨在简化处理器和FPGA集成的SoC设计。文章强调了四个关键问题：软件调试、硬件/软件交付、启动顺序和OS支持。通过模块化设计，软件开发人员可以灵活编程处理器，并使用标准工具链进行调试。此外，文章还讨论了Linux和其他操作系统在Altera SoC FPGA中的应用，以及如何将FPGA镜像集成到内核器件树中。
阅读原文 >>
Quartus II软件版本11.0设备支持
本资料介绍了Altera® Quartus®II软件版本11.0对各种器件的支持情况，包括全面支持、提前支持和初始信息支持的新设备。详细列出了支持的具体器件型号、内存和磁盘空间推荐配置、时序和功耗模型状态，以及设备支持的变化，包括变更通知、未修复的设备支持问题和已修复的设备支持问题。
阅读原文 >>
Nios II自定义指令用户指南
本指南详细介绍了Nios II处理器中的自定义指令，包括其硬件和软件接口。内容涵盖自定义指令的类型（组合、多周期、扩展、内部寄存文件和外部接口），以及如何通过Platform Designer和Nios II软件工具实现和调用这些指令。指南还提供了构建和使用自定义指令的示例，包括CRC校验和浮点运算。
阅读原文 >>
使用AlteraCPLD中的用户闪存替代串行EEPROM存储器件
本资料介绍了如何使用Altera MAX II和MAX V器件系列中的用户闪存（UFM）模块来替代串行EEPROM存储器件。UFM模块可以存储配置数据和ID信息，支持多种接口协议，并具有扇区擦除和编程功能。资料详细说明了设计考量、擦除和重编程顺序、存储容量和操作条件，并提供了一些可能被UFM模块取代的串行EEPROM存储器件的供应商列表。
阅读原文 >>
SDI II IP核用户指南
本指南详细介绍了Intel® FPGA的SDI II IP核，适用于数字视频设备。SDI II IP核支持多种SDI标准，包括SD-SDI、HD-SDI、3G-SDI、6G-SDI和12G-SDI，并提供自动检测、速率检测和动态重配置功能。指南涵盖了IP核的安装、配置、参数设置、功能性说明以及设计实例等内容，适用于Arria V、Cyclone V、Stratix V和Arria 10系列FPGA器件。
阅读原文 >>
英特尔®Quartus®Prime标准版手册第1卷设计与合成17.1.0版
本手册为Intel® Quartus® Prime Standard Edition设计合成指南，涵盖项目管理和设计规划、增量编译、部分重构设计、使用Platform Designer (Standard)创建系统、创建Platform Designer (Standard)组件和Interconnect等内容。手册详细介绍了设计流程、工具使用和最佳实践，旨在帮助用户高效进行FPGA设计。
阅读原文 >>
利用MAX II CPLD实现移动SDRAM接口
本应用笔记介绍了如何使用Altera MAX II CPLD来实现移动SDRAM接口。内容涵盖SDRAM的低功耗特性及其在便携式设备中的应用，详细描述了MAX II CPLD在微处理器与SDRAM之间的接口功能，包括有限状态机、计数器和地址生成器等模块的设计。此外，还提供了设计实现、源代码和测试台文件的下载链接。
阅读原文 >>
10Stratix III设备中的热插口和上电复位
本资料介绍了Stratix III器件的热插拔（Hot Socketing）和上电复位（Power-On Reset，POR）功能及其实现。Stratix III器件支持热插拔，允许在系统运行时插入或移除器件或板卡，而不会影响系统总线或板卡。资料详细描述了热插拔的规格、优势、实施细节以及POR电路的工作原理和配置。此外，还提供了电源上升时间、监测的电源类型以及POR信号脉冲宽度的详细信息。
阅读原文 >>
10Cyclone III设备系列中的热插口和上电复位
本文介绍了Cyclone III器件家族的热插拔和上电复位功能。Cyclone III器件家族支持热插拔，允许在系统运行时插入或移除器件或板，而不会对系统总线或已插入系统的板造成不良影响。热插拔功能简化了混合电压器件的PCB设计。此外，文章还描述了Cyclone III器件家族的上电复位电路，该电路在上电时保持器件处于复位状态，直到电源电压达到工作范围。
阅读原文 >>
模块上的Arria 10 SoM系统
Arria 10 SoM系统级模块及其基板是一款集成了DisplayPort、12G SDI视频输入输出接口的评估板。基板提供多种接口，包括1G/10G以太网、PCIe Gen3 x4、USB 2.0、视频Genlock输入、FMC扩展连接器和LED指示灯。Arria 10 SoM支持多种高速数据接口，适用于工业和汽车视觉应用，提供多种接口和扩展选项，便于客户设计高效的基础板。
阅读原文 >>
MAX 10通用I/O用户指南2015.11.02版
本指南详细介绍了MAX 10通用I/O（GPIO）系统的架构、特性和设计考虑因素。内容包括I/O元素（IOE）和Altera GPIO Lite IP核的组成，支持的各种I/O标准，如单端、电压参考单端和差分I/O标准。指南还提供了I/O设计指南、实现指南和IP核参数设置信息。
阅读原文 >>
