Versal ACAP Transceivers Wizard:LogiCORE IP Product Guide
发布时间：
2022-05-28
类型：
用户指南，使用手册、操作指南
品牌：
XILINX（赛灵思）
型号：
-
本产品指南详细介绍了Versal™ ACAP GTY Transceivers Wizard IP解决方案，该方案旨在为用户提供配置一个或多个串行收发器的便捷途径。资料阐述了该解决方案的核心优势在于提供简单直观的功能选择流程，支持多种线速配置，并允许用户通过IP集成器进行深度定制。内容涵盖了从核心定制、生成、约束到仿真的完整设计流程步骤，并辅以示例设计供参考，帮助用户高效实现收发器配置。基于该方案，用户可通过世强硬创平台获取原厂授权的正品器件与技术支持。针对文中所述器件，平台提供FAE团队支持选型、设计验证及调试，相关产品支持单件起订、在线下单、样品申请、批量询价，并覆盖从研发打样到量产的全生命周期采购需求，有助于缩短供应链响应周期，加速产品开发与上市。
资料下载
资料平台
| 数据手册 - 英文 |
Logicore IP 3GPP混合模式Turbo解码器Logicore IP产品简介
v2.0
|
下载 |
| 数据手册 - 英文 |
Versal体系结构和产品数据表：概述
v1.15
|
下载 |
| 数据手册 - 英文 |
Versal体系结构和产品数据表：概述
v1.14
|
下载 |
| 数据手册 - 英文 |
Versal体系结构和产品数据表：概述
v1.12
|
下载 |
| 数据手册 - 英文 |
Versal体系结构和产品数据表：概述
v1.11
|
下载 |
| 数据手册 - 英文 |
LogiCORE IP I/O模块（v1.00.a）产品规范DS866
v1.00.a
|
下载 |
| 数据手册 - 英文 |
LogiCORE IP处理器系统复位模块（v4.00a）产品规范DS406
v4.00a
|
下载 |
| 数据手册 - 英文 |
通用HBM系列产品简介
11-8-21
|
下载 |
| 数据手册 - 英文 |
用于PCI的LogiCORE IP 64位启动器/目标v3和v4
REV.14.2
|
下载 |
| 数据手册 - 英文 |
用于PCI的LogiCORE IP 64位启动器/目标v3和v4
October 16, 2012
|
下载 |
| 数据手册 - 英文 |
Versal Prime系列产品简介
11-8-21
|
下载 |
| 数据手册 - 英文 |
LogiCORE IP视频定标器v3.0
REV.3.0
|
下载 |
| 数据手册 - 英文 |
LogiCORE IP视频定标器v4.0
REV.4.0
|
下载 |
| 数据手册 - 英文 |
LogiCORE IP 32位启动器/目标v3和v4 for PCI DS206产品规范
v3.167,v4.1
|
下载 |
| 数据手册 - 英文 |
用于PCI-X的LogiCORE IP启动器/目标v5和v6
REV.11.0
|
下载 |
| 数据手册 - 英文 |
用于PCI的LogiCORE IP 32位启动器/目标v3和v4
REV.13.1
|
下载 |
| 数据手册 - 英文 |
用于PCI的LogiCORE IP 32位启动器/目标v3和v4
REV.13.3
|
下载 |
| 数据手册 - 英文 |
用于PCI的LogiCORE IP 32位启动器/目标v3和v4
REV.13.5
|
下载 |
| 数据手册 - 英文 |
LogiCORE IP运动自适应降噪v1.1
REV.1.1
|
下载 |
| 数据手册 - 英文 |
LogiCORE IP彩色滤波器阵列插值v3.0
REV.3.0
|
下载 |
| 数据手册 - 英文 |
LogiCORE IP运动自适应降噪v2.0
REV.2.0
|
下载 |
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
Versal ACAP硬件、IP和平台开发方法指南
本资料为Xilinx Versal ACAP硬件、IP和平台开发方法论指南，旨在帮助设计者高效地设计Versal ACAP设备。指南涵盖了设计规划、设计创建、设计实现和嵌入式平台创建等环节，提供了传统设计流程和基于平台的开发流程两种选择，并详细介绍了每种流程的步骤、最佳实践和注意事项。此外，指南还强调了在设计的每个阶段进行验证的重要性，以确保设计满足性能、时序和功耗目标。
阅读原文 >>
Versal ACAP硬件、IP和平台开发方法指南
本指南详细介绍了Xilinx Versal ACAP硬件、IP和平台开发方法，旨在帮助设计者高效地完成Versal设备的设计。指南涵盖了从设计创建到实现的各个阶段，包括IP集成、RTL设计、Vitis HLS设计、I/O规划、设计约束、设计实现和嵌入式平台创建等。指南强调了设计方法的重要性，并提供了最佳实践和设计决策的权衡，以确保设计目标的实现。
阅读原文 >>
通用ACAP人工智能引擎体系结构手册
本资料为Versal ACAP AI Engine架构手册，主要介绍了Versal ACAP平台中AI Engine的架构和功能。内容包括AI Engine Array的概述、Tile架构、接口架构、AI Engine架构、配置和启动等。手册详细描述了AI Engine的硬件设计、性能特点、内存错误处理、数据移动架构、调试和性能分析等功能。
阅读原文 >>
PCI Express通用ACAP集成块：Logicore IP产品指南
本资料介绍了Xilinx Versal ACAP集成的PCI Express核心，这是一款适用于Versal ACAP平台的高带宽、可扩展和可靠的串行互连解决方案。核心支持PCI Express Base Specification 4.0，并提供多种配置选项，包括不同宽度和速度的链路、AXI4-Stream接口、多种功能和虚拟化支持。资料详细介绍了核心的功能、设计流程、示例设计和测试方法，并提供了性能和资源使用信息。
阅读原文 >>
通用ACAP系统和解决方案规划方法指南
本资料为Xilinx Versal ACAP系统及解决方案规划方法论指南，旨在帮助设计者高效地设计Versal设备。指南涵盖了系统设计类型、设计规划流程、功率和热规划、系统调试规划、系统验证规划等方面。内容包括系统设计类型概述、设计规划方法论流程、应用映射和设计分区、流量分析、数据流建模、数据流模拟、系统设计考虑因素、功率和热规划、系统调试规划、系统验证规划等。
阅读原文 >>
通用ACAP电路板系统设计方法指南
本指南为Xilinx Versal ACAP设计方法，旨在帮助设计师优化设计流程。内容涵盖PCB布局建议、设备电源方面和系统依赖性、时钟资源规划与分配、I/O规划设计流程以及启动和配置等方面。指南强调电源和散热解决方案的重要性，并提供使用Xilinx Power Estimator (XPE)进行电源估算的指导。此外，还涉及时钟资源规划、I/O规划以及启动配置等关键设计步骤。
阅读原文 >>
通用ACAP系统集成和验证方法指南
本指南详细介绍了Xilinx Versal ACAP系统的集成和验证方法，旨在帮助设计者高效地完成设计流程。内容包括模拟流程、设计收敛、系统性能收敛、配置和调试、以及验证方法。指南涵盖了逻辑模拟、HLS模拟、AI Engine模拟、嵌入式软件模拟、硬件仿真、NoC仿真等不同模拟方法，并提供了设计收敛、时序收敛、功耗收敛等方面的建议。此外，还介绍了配置、调试和验证的具体方法。
阅读原文 >>
通用ACAP系统集成和验证方法指南
本指南详细介绍了Xilinx Versal ACAP系统的集成和验证方法，旨在帮助设计者高效地完成Versal设备的设计。内容涵盖模拟流程、设计收敛、系统性能收敛、配置和调试、以及验证等方面。重点包括逻辑模拟、HLS模拟、AI Engine模拟、嵌入式软件模拟、硬件仿真、NoC仿真、时序收敛、功耗收敛、系统性能分析、配置、调试和验证等关键步骤。
阅读原文 >>
通用ACAP系统集成和验证方法指南
本指南为Xilinx Versal ACAP系统设计提供集成与验证方法。内容包括模拟流程、设计收敛（时序和功耗）、系统性能优化、配置与调试以及验证方法。涵盖了嵌入式软件仿真、逻辑仿真、HLS仿真、AI引擎仿真和硬件仿真的不同模拟流，并提供了针对时序约束检查、时序报告分析、时序收敛策略的建议。此外，还介绍了如何通过Vitis统一软件开发平台进行配置和调试，并对整个系统的功能验证进行了说明。
阅读原文 >>
通用ACAP PCB设计用户指南
本指南详细介绍了Xilinx Versal ACAP的PCB设计，包括电源分配系统、内存接口布线指南、PS、PMC、MIPI和GTY/GTYP收发器接口的PCB设计指南，以及Versal器件和封装之间的迁移。指南涵盖了电源管理、去耦电容、平面电阻推荐、远程电压感应线布线等关键方面，旨在帮助设计人员优化Versal ACAP的PCB设计。
阅读原文 >>
通用ACAP技术参考手册
本资料为Versal ACAP技术参考手册，主要内容包括Versal ACAP的硬件架构、平台启动、控制与状态、地址映射与编程接口、信号、接口、引脚与控制、引擎、嵌入式处理器、配置与安全单元、互连、定时器、计数器与RTC、I/O外设控制器、闪存控制器、时钟、复位与电源、测试与调试等。资料详细介绍了Versal ACAP的各个组成部分及其功能，并对相关技术进行了深入解析。
阅读原文 >>
通用ACAP CPM CCIX体系结构手册
本手册详细介绍了Xilinx Versal ACAP CPM CCIX架构，包括CCIX兼容的PCIe控制器、CCIX架构、时钟、复位和调试等。手册涵盖了Versal ACAP的介绍、CPM的功能和结构、CCIX架构的详细说明、时钟频率和接口宽度等关键信息。此外，还包括了使用CIPS GUI配置CPM-CCIX的指南和附加资源。
阅读原文 >>
通用ACAP
本资料为Xilinx公司Versal ACAP技术参考手册，主要内容包括Versal ACAP设备的概述、硬件架构、平台启动、控制与状态、地址映射与编程接口、信号、接口、引脚与控制、引擎、嵌入式处理器、配置与安全单元、互连、定时器、计数器与RTC、I/O外设控制器、闪存控制器、时钟、复位与电源、测试与调试等。资料详细介绍了Versal ACAP设备的各个方面，包括硬件设计、软件编程接口、系统性能、安全特性等，旨在为开发者提供全面的技术指导。
阅读原文 >>
通用ACAP内存资源体系结构手册
本资料为Xilinx Versal ACAP内存资源架构手册，主要介绍了Versal ACAP平台中的内存资源，包括Block RAM和UltraRAM。Block RAM具有36Kb的存储容量，支持双端口和单端口配置，具有多种读写模式和错误纠正功能。UltraRAM是一种单时钟、双端口的同步内存，具有288Kb的存储容量，支持级联和灵活的配置。此外，资料还介绍了Versal ACAP的其他内存资源，如分布式RAM、片上内存和外部DDR内存控制器。
阅读原文 >>
通用ACAP设计指南
本指南为Xilinx Versal ACAP提供了全面的设计指导，涵盖了系统架构、设计流程、系统迁移等方面。内容涉及Versal ACAP的AI引擎、可编程逻辑、NoC、高速I/O、内存控制器等关键组件，并详细介绍了设计流程、系统规划、性能优化、安全性和配置等关键议题。指南旨在帮助开发者充分利用Versal ACAP的强大功能，实现高效的设计和开发。
阅读原文 >>
通用ACAP设计指南
本指南为Versal ACAP提供了全面的设计指导，涵盖了系统架构、设计流程、系统迁移等方面。内容主要包括Versal ACAP的系统架构概述，包括AI Engine、可编程逻辑、NoC、XPIO、DDRMC、PS、PMC、CPM、GT、HSDP、MRMAC等关键组件；详细介绍了系统设计类型、设计流程，包括传统设计流程和基于平台的流程；提供了系统迁移的指导，包括CLB、片上内存资源、DSP、时钟、I/O、软内存控制器、AXI互连、GT、PCIe子系统、MRMAC、处理器和外围设备、系统调试、系统监控、电源和错误处理、安全、引导和配置、PL配置和JTAG等方面的信息。此外，还包括了原语和附加资源等内容。
阅读原文 >>
通用ACAP设计指南
本指南为Xilinx Versal ACAP提供了全面的设计指导，涵盖了系统架构、设计方法、设计流程、系统迁移等方面。指南详细介绍了Versal ACAP的硬件资源，包括AI Engine、可编程逻辑、NoC、XPIO、DDRMC、PS、PMC、CPM、GT和HSDP等，并提供了相应的系统设计方法、设计流程和系统迁移建议。此外，指南还提供了Versal ACAP原语和附加资源信息。
阅读原文 >>
通用ACAP设计指南
本指南为Versal ACAP提供了全面的设计指导，涵盖了系统架构、设计流程、系统迁移和资源原语等方面。内容涉及AI引擎、可编程逻辑、NoC、高速I/O、集成内存控制器、处理系统、平台管理控制器等关键组件，并详细介绍了设计流程、系统迁移策略以及相关工具和资源。
阅读原文 >>
网络加速器与Versal Premium系列解决方案简介
Xilinx的Versal Premium ACAP网络加速器通过提供可组合和可扩展的数据平面可编程性，以及卸载计算密集型网络过程，如IPsec和NVMeoF，从而革命性地提高了CPU的有效使用。这些设备具有网络优化的核心，包括以太网核心、高速加密引擎、集成的PCIe Gen5和硬化的DMA，以及可编程的片上网络（NoC）和DDR内存控制器，实现了低功耗下的高性能。Versal Premium ACAP支持动态适应各种工作负载，并可通过HLS或RTL编程，提供完整的网络加速平台。
阅读原文 >>
网络加速器与Versal Premium系列解决方案简介
Xilinx的Versal Premium ACAP网络加速器通过提供可组合和可扩展的数据平面可编程性，以及卸载计算密集型网络过程，如IPsec和NVMeoF，从而提高CPU的有效使用。该平台具有硬化的基础设施，提供高效的网络接口卡（NIC）功能，并支持多种工作负载，包括机器学习、视频转码和自定义数据包处理。Versal Premium ACAP通过硬化的PCIe Gen5接口、DMA和DDR4控制器，以及可编程网络片上（NoC），实现了低功耗和高性能。
阅读原文 >>
用于DCI和Versal Premium系列传输的SmartPHY
该资料介绍了Xilinx的Versal Premium系列自适应计算加速平台（ACAP）在数据中心互连（DCI）和传输中的应用。该平台通过其SmartPHY解决方案，提供了高集成度、多核异构架构，支持高达2.4Tb/s的网络接口，并集成了高速加密引擎，以实现高性能和低功耗。资料强调了其在不同客户接口和协议支持方面的可扩展性，以及硬件适应性，以实现定制桥接和传输功能。此外，还提到了与竞争对手相比的性能/功耗优势。
阅读原文 >>
用于DCI和Versal Premium系列传输的SmartPHY
该资料介绍了Xilinx的Versal Premium系列自适应计算加速平台（ACAP）在数据中心互连（DCI）和传输领域的应用。该平台通过集成高带宽密度和硬件加密引擎，实现了高性能和低功耗的DCI桥接解决方案。资料重点介绍了Versal Premium的SerDes可扩展性、硬件适应性以及与Intel Agilex FPGA相比的性能优势。
阅读原文 >>
用Versal Prime系列加速存储
Versal Prime系列ACAP（自适应计算加速平台）是专为存储加速设计的，具有高计算密度、7nm/10nm可适应硬件包和可扩展加速功能。该平台提供2.3倍的计算密度，满足企业级和数据中心存储需求，同时符合EDSFF标准。Versal Prime ACAP支持多种存储工作负载，包括压缩、哈希、NVRAM等，并提供与DDR内存、NAND闪存等组件的连接。与竞争对手相比，Versal Prime在更小的封装尺寸下提供更高的性能/功耗比。
阅读原文 >>
用Versal Prime系列加速存储
Versal Prime系列ACAP（自适应计算加速平台）是专为存储加速设计的，具有高计算密度、可扩展性和定制数据路径功能。该平台采用7nm/10nm工艺，满足EDSFF规格，提供2.3倍的计算密度，6.9GB/s的读取速度，适用于企业数据中心存储加速。Versal Prime结合了硬核IP和可编程逻辑，支持多种存储工作负载，包括加密、压缩、哈希和NVRAM管理。
阅读原文 >>
用Versal Prime系列加速存储
Versal Prime系列ACAP（自适应计算加速平台）是专为存储加速设计的，具有高计算密度、可扩展性和定制数据路径功能。该平台采用7nm/10nm工艺，满足EDSFF（企业级数据中心小型化存储）规格，提供2.3倍的计算密度，是同类产品中最高的。Versal Prime系列设备适用于计算存储，支持多种存储工作负载，包括压缩、哈希、NVRAM等，同时可扩展至Versal AI Edge设备，用于AI/ML推理和图像处理。
阅读原文 >>
通用ACAP时钟资源体系结构手册
本资料详细介绍了Xilinx Versal ACAP的时钟资源架构，包括全局时钟输入、时钟缓冲器、时钟路由结构以及时钟管理功能。资料涵盖了时钟缓冲器资源、时钟管理函数、时钟抖动以及相关资源的使用方法。此外，还介绍了Versal ACAP的时钟资源与之前代际产品的差异，以及如何通过设计流程来导航内容。
阅读原文 >>
通用ACAP选择资源体系结构手册
本资料为Xilinx公司发布的Versal ACAP SelectIO资源架构手册，主要介绍了Versal ACAP的SelectIO资源架构，包括XPHY、XP IOL、XP IOB、HD IOL和HD IOB等资源的特性和应用。手册详细阐述了这些资源的架构设计、功能特点、使用方法以及与之前代际产品的差异。此外，还提供了相关资源的支持标准和供电要求等信息。
阅读原文 >>
通用ACAP选择资源体系结构手册
本资料为Versal ACAP SelectIO资源架构手册，主要介绍了Versal ACAP的SelectIO资源架构，包括XPHY、XP IOL、XP IOB和HD IOL等资源。手册详细阐述了这些资源的特性、架构、使用方法以及与之前代系的区别。此外，还介绍了电源电压、专用SelectIO引脚、I/O银行规则等内容。
阅读原文 >>
通用ACAP GTY和GTYP收发器架构手册
本资料为Versal ACAP GTY和GTYP收发器架构手册，主要介绍了Versal ACAP收发器的特性、架构、功能和使用方法。内容包括收发器概述、共享特性、发射器、接收器、8B/10B有效字符、板级设计指南等。手册详细描述了收发器的各个模块，如参考时钟输入/输出结构、发射器接口、接收器接口、时钟恢复、数据编码解码、缓冲器等，并提供了相关的设计指南和资源。
阅读原文 >>
