HSC GREENSBORO 7910 TRIAD CENTER DRIVE GREENSBORO NC 27409 AD9549 EVALUATION BOARD
发布时间：
2018-07-30
类型：
技术文档，技术说明、产品技术资料
品牌：
ADI（亚德诺半导体）
型号：
AD9549
本评估板手册详细介绍了AD9549评估板的硬件设计细节与组装指南。资料重点阐述了该评估板的元件布局、电源配置及核心功能，并对各个关键元件的位置与作用进行了明确说明。此外，手册还提供了使用外部电源时的具体组装指导及相关注意事项，旨在帮助用户快速掌握评估板的物理架构与操作流程，从而高效开展器件的测试与验证工作。针对文中所述器件，Analog Devices在世强硬创平台上由世强先进（深圳）科技股份有限公司授权代理并提供技术支持及采购服务。基于该方案，用户可通过平台获取原厂授权的正品器件，相关产品支持单件起订、在线下单、样品申请、批量询价及库存充足。平台专职FAE团队提供从选型、设计验证到调试的全方位技术支持，覆盖从研发打样到量产的全生命周期采购需求，有助于缩短供应链响应周期，加速产品开发与上市。
资料下载
资料平台
| 数据手册 - 英文 |
AD9549双路输入网络时钟发生器/同步器
Rev. D
|
下载 |
| 商品功能框图 - 英文 |
顾客评价
Rev. B
|
下载 |
| 商品功能框图 - 英文 |
顾客评价
Rev. B
|
下载 |
| 商品功能框图 - 英文 |
顾客评价
REV.B
|
下载 |
| 评估板使用说明 - 英文 |
原理图AD9577
REV.B
|
下载 |
| 数据手册 - 英文 |
双输入网络时钟发生器/同步器
Rev. D
|
下载 |
| 数据手册 - 英文 |
双/四输入网络时钟发生器/同步器
Rev. G
|
下载 |
| 数据手册 - 英文 |
四输入，10输出，双DPLL/ieee1588同步器和抖动清理器
Rev. 0
|
下载 |
| 电路原理图 - 英文 |
AD9545 AD9542/PCBZ客户评估原理图
REV.E
|
下载 |
| 数据手册 - 英文 |
IEEE1588版本2和1 pps同步器和自适应时钟转换器
Rev. 0
|
下载 |
| 电路原理图 - 英文 |
AD9545 AD9544/PCBZ客户评估原理图
REV.E
|
下载 |
| 数据手册 - 英文 |
AD9547双通道/四通道输入网络时钟发生器/同步器
Rev. G
|
下载 |
| 数据手册 - 英文 |
四输入，五输出，双DPLL同步器和自适应时钟转换器
Rev. 0
|
下载 |
| 电路原理图 - 英文 |
AD9545 AD9543/PCBZ客户评估原理图
REV.E
|
下载 |
| 数据手册 - 英文 |
四输入，10输出，双DPLL，1 pps同步器和抖动清洗
Rev. 0
|
下载 |
| 数据手册 - 英文 |
四/八进制输入网络时钟发生器/同步器
Rev. G
|
下载 |
| 数据手册 - 英文 |
AD9545四通道输入、10路输出、双通道DPLL/IEEE 1588、1PPS同步器和抖动清除器数据手册
Rev. C
|
下载 |
| 数据手册 - 英文 |
AD9546双通道DPLL数字化时钟同步器
Rev.0
|
下载 |
| 电路原理图 - 英文 |
AD9542 Customer Evaluation 电路原理图
REV.B
|
下载 |
| 数据手册 - 英文 |
AD9548四通道/八通道输入网络时钟发生器/同步器
Rev. G
|
下载 |
| 电路原理图 - 英文 |
AD9545 Customer Evaluation 电路原理图
REV.C2
|
下载 |
| 数据手册 - 英文 |
655 MHz低抖动时钟发生器AD9540
REV B
|
下载 |
| 数据手册 - 英文 |
AD9540 655 MHz低抖动时钟发生器
Rev. D
|
下载 |
| 数据手册 - 英文 |
AD9545四通道输入、10通道输出、双通道DPLL/IEEE 1588、1pps同步器和抖动清除器
Rev.B
|
下载 |
| 数据手册 - 英文 |
AD9543四通道输入、10通道输出、双通道DPLL/IEEE 1588同步器和抖动清除器
Rev. 0
|
下载 |
| 数据手册 - 英文 |
AD9544：四通道输入、10通道输出、双通道DPLL、1 pps同步器和抖动清除器
Rev.0
|
下载 |
| 技术文档 - 英文 |
原理图AD9547CE01
REV A
|
下载 |
| 数据手册 - 英文 |
AD9542四路输入、五路输出、双通道DPLL同步器和自适应时钟转换器
Rev.0
|
下载 |
| 数据手册 - 英文 |
射频收发器AD9363产品介绍
Rev.D
|
下载 |
| 数据手册 - 英文 |
80mhz带宽，双中频接收机
Rev. C
|
下载 |
| 数据手册 - 英文 |
集成2.8 GHz VCO的6路输出时钟发生器AD9518-0
Rev. D
|
下载 |
| 电路原理图 - 英文 |
AD9545客户评估原理图
REV.E
|
下载 |
技术论坛
正在做一个新项目，使用AD9545芯片生成多路任意信号，目前寄存器配置有问题导致系统时钟，和两路DPLL均无法锁定，世强有相关的cso文件案例，或者相关资料提供么？项目后期会用到大量的该芯片需要采购，也会考虑芯片替代问题，但是得先把这个搞定，项目期限比较急！
查看官方回答 >>
请问ADI的时钟发生器AD9520-0BCPZ有PIN对PIN替代型号吗？
查看官方回答 >>
AD9528替换型号
查看官方回答 >>
可调光衰减器项目，在用ADI的AD9571ACPZPEC，是否有其它兼容型号推荐？
查看官方回答 >>
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
工程评估
这份资料是一份关于元器件的工程评估图纸，详细展示了元器件的电路图和设计细节。图纸包含元器件的引脚说明、电路连接、电容电阻等元件的规格和参数。图纸编号为9557CE02，版本为A。图纸中包含了元器件的电气特性、封装尺寸等信息，适用于工程师进行设计和评估。
阅读原文 >>
10 A电子保险丝可实现48 V电源的紧凑型过流保护
本文介绍了一种紧凑型、低轮廓、快速响应的10A电子保险丝，用于48V直流电源轨的过流保护。该电子保险丝克服了传统保险丝的体积大、响应慢、容差宽和需要更换等缺点。文章详细描述了电子保险丝的工作原理和电路设计，并介绍了其保护功能和应用场景。
阅读原文 >>
创新FPGA设计大赛
Analog Devices, Inc.（ADI）作为Innovate FPGA设计大赛的赞助商，为参赛团队提供最多3块免费的信号链附加插件板，适用于DE10-Nano开发套件。这些插件板通过Arduino和QuikEval两种接口连接到DE10-Nano，支持多种应用，如精确称重、气体检测、智能农业等。参赛者可选择最多1块Arduino插件板和最多2块QuikEval插件板，或3块QuikEval插件板。详情请访问ADI官方网站。
阅读原文 >>
AD9547和AD9548数字锁相环时钟合成器的评估
本指南针对AD9547和AD9548数字PLL时钟合成器评估板，提供详细的使用说明。内容包括硬件连接、软件设置、PLL配置、时钟分布和诊断信号等。指南详细介绍了如何使用这些评估板进行时钟同步、GPS 1 pps应用、网络通信设备等，并提供了软件操作步骤和注意事项。
阅读原文 >>
AN-2072应用笔记AD9545 EEPROM管理
本文档介绍了如何创建一个与I2C兼容的电可擦可编程只读存储器（EEPROM），用于将设备配置下载到AD9545器件中。文档详细说明了三种编程EEPROM的方法，包括烧录EEPROM、使用AD9545上传配置以及通过控制器上传EEPROM。此外，还提供了硬件连接图、EEPROM二进制文件内容、序列指令列表以及AD9545的实时和缓冲寄存器信息。
阅读原文 >>
AD9548作为GPS控制的第2层时钟
本文介绍了使用AD9548数字锁相环（PLL）实现GPS校准的Stratum 2时钟的可行性。文章首先概述了Stratum 2时钟的要求，包括长期稳定性和短期稳定性。接着，详细介绍了AD9548的架构和功能，包括其数字PLL、DDS和DAC。文章进一步阐述了基于AD9548的Stratum 2时钟解决方案，该方案利用GPS接收器提供的高精度时间基准，并通过OCXO和处理器实现漂移校正。最后，文章比较了该方案与N/C系统，并得出结论，该方案能够以较低的成本实现Stratum 2时钟的稳定性要求。
阅读原文 >>
AnalogMAX Full-featured Sensor Fusion FPGA Board for Smoke and Aerosol Detection 产品介绍
AnalogMAX是一款基于Intel MAX 10 FPGA和Analog Devices ADPD188BI集成光学模块的烟雾和气溶胶检测传感器融合FPGA板。该模块采用光学双波长技术，集成了高效的光学前端、两个LED和一个光电二极管。AnalogMAX还具备全校准的单芯片温度传感器、MEMS加速度计和8通道、12位的可配置ADC/DAC/GPIO，并带有片上参考。该板提供预编程的演示应用程序，并可根据实际产品需求定制。
阅读原文 >>
AD9546寄存器映射参考手册
本资料为AD9546注册映射参考手册，详细介绍了AD9546的寄存器映射和位描述。手册分为注册地址映射和寄存器位详情两大部分，包含AD9546各个功能模块的寄存器地址、位定义、读写属性、IO更新依赖和自动清除功能等信息。手册还提供了寄存器位的默认值和访问属性说明，便于用户理解和配置AD9546。
阅读原文 >>
存在随机抖动时鉴频鉴相器AD9548的特性
本文介绍了AD9548数字PLL的鉴频鉴相器特性，包括其工作原理、浴盆模型、锁定阈值、填充和流失速率等参数的设置及其与输入信号抖动的关系。文章详细分析了输入抖动对锁定阈值和填充/流失速率的影响，并通过仿真示例说明了如何调整这些参数以优化鉴频鉴相器的性能。此外，文章还讨论了如何通过计算新填充速率来补偿抖动引起的阈值外决策，并提供了正态分布抖动下的计算公式。
阅读原文 >>
Ken Gentile在低环路带宽应用中确定AD9548系统时钟的最大容许频率漂移率
本文介绍了如何确定AD9548数字锁相环（PLL）在低环路带宽应用中的最大可容忍频率漂移率。文章首先分析了VCO和DDS的频率漂移模型，然后通过s域环路模型分析了AD9548的频率响应。接着，文章讨论了如何将输入端频率阶跃与系统时钟端频率阶跃联系起来，并计算了最大可容忍的频率阶跃率。最后，文章通过一个实例说明了如何选择合适的系统时钟源，并强调了在低环路带宽应用中选择稳定系统时钟源的重要性。
阅读原文 >>
了解Ken Gentile的AD9548输入参考监视器
本文详细介绍了AD9548芯片的输入参考时钟监控器的工作原理。文章首先阐述了AD9548芯片能够支持多达八个独立的参考时钟信号输入，并针对每个输入信号配备了专用的参考监控器。监控器通过测量输入参考信号的周期，判断其是否满足用户要求，并将结果存储在参考状态寄存器中。文章深入分析了监控器的运作机制，包括边缘计数器、累加器和容差定时器等关键组件，以及它们如何协同工作以实现高精度的时间间隔测量。此外，文章还讨论了系统时钟频率偏差对参考信号监控的影响，并提供了相应的解决方案。
阅读原文 >>
AD9544寄存器映射参考手册，AD9544寄存器映射参考手册
本资料为AD9544注册映射参考手册，详细介绍了AD9544的寄存器映射和配置细节。AD9544具有五个差分输出，用户可将其重新配置为两个单端输出。手册中包含了串行端口寄存器、Mx引脚寄存器、中断映射寄存器、系统时钟寄存器、参考输入寄存器、源配置寄存器、环路滤波器系数寄存器、DPLL通道寄存器、APLL通道寄存器、分布通用寄存器、操作控制寄存器、温度传感器寄存器、EEPROM寄存器、状态读取寄存器等信息。
阅读原文 >>
AD9543寄存器映射参考手册，AD9543寄存器映射参考手册
本资料为AD9543注册映射参考手册，详细介绍了AD9543的寄存器映射和配置细节。AD9543是一款具有五个差分输出的设备，用户可将其重新配置为十个单端输出。手册中包含了各种寄存器的详细说明，包括串行端口寄存器、Mx引脚状态控制寄存器、中断映射寄存器、系统时钟寄存器、参考输入寄存器、源配置寄存器、DPLL通道寄存器、APLL通道寄存器、分布通用寄存器、DPLL转换配置寄存器、操作控制寄存器等。手册还提供了寄存器地址、名称、位定义、默认值和访问权限等信息，为用户提供了全面的配置指南。
阅读原文 >>
AD9548 用作 GPS 可驯 Stratum 2 时钟
本文介绍了利用ADI公司的数字锁相环(PLL) AD9548实现低成本Stratum 2时钟解决方案的可行性。该方案基于自适应漂移校正算法，通过OCXO和GPS接收机实现高精度时钟同步。文章详细讨论了AD9548的功能、系统架构、频率控制参数以及与N/C系统的比较，并提供了系统校准和训练的详细信息。
阅读原文 >>
