SCHEMATIC ADCLK954/950 CUSTOMER BOARD
发布时间：
2018-07-30
类型：
技术文档，技术说明、产品技术资料
品牌：
ADI（亚德诺半导体）
型号：
ADCLK954; ADCLK950
资料平台
| 数据手册 - 英文 |
两个可选输入，12个LVPECL输出，SiGe时钟扇出缓冲器
Rev. C
|
下载 |
| 测试报告 - 英文 |
低剂量辐射试验报告
April 2016
|
下载 |
| 数据手册 - 英文 |
高速转换器时钟分配装置的终端
January (2010)
|
下载 |
| 测试报告 - 英文 |
高剂量辐射试验报告
April 2016
|
下载 |
| 数据手册 - 英文 |
ADCLK954两路可选输入、12路LVPECL输出、SiGe时钟扇出缓冲器
Rev. C
|
下载 |
| 测试报告 - 英文 |
单粒子闩锁试验报告
April 2016
|
下载 |
| 数据手册 - 英文 |
两个可选输入，10个LVPECL输出，SiGe时钟扇出缓冲器
Rev. B
|
下载 |
| 技术文档 - 英文 |
ADCLK905/907/914/925客户评估板
REV C
|
下载 |
| 数据手册 - 英文 |
ADCLK950两路可选输入、10路LVPECL输出、SiGe时钟扇出缓冲器
Rev. B
|
下载 |
| 数据手册 - 英文 |
超快sigeecl时钟/数据缓冲器
Rev. B
|
下载 |
| 数据手册 - 英文 |
ADCLK944 2.5 V/3.3 V、四路LVPECL输出、SiGe时钟扇出缓冲器
Rev. 0
|
下载 |
| 数据手册 - 英文 |
超快，硅锗，开路集电极HVDS时钟/数据缓冲ADCLK914数据表
Rev. B
|
下载 |
| 数据手册 - 中文 |
1.8 V、6 LVDS/12 CMOS输出 低功耗时钟扇出缓冲器
Rev. B
|
下载 |
| 数据手册 - 英文 |
1.8V，6LVDS/12CMOS输出低功耗时钟扇出缓冲器
Rev. C
|
下载 |
| 数据手册 - 英文 |
ADCLK846 1.8 V、6路LVDS/12路CMOS输出、低功耗时钟扇出缓冲器
Rev. C
|
下载 |
| 数据手册 - 英文 |
ADCLK854 1.8 V、12-LVDS/24-CMOS输出、低功耗时钟扇出缓冲器
Rev. A
|
下载 |
| 数据手册 - 英文 |
ADCLK854 1.8 V、12-LVDS/24-CMOS输出、低功耗时钟扇出缓冲器
Rev. 0
|
下载 |
| 数据手册 - 英文 |
超快，SiGe，开集电极HVDS时钟/数据缓冲器
Rev. B
|
下载 |
| 数据手册 - 英文 |
2.5 V/3.3 V，四个LVPECL输出，SiGe时钟扇出缓冲器
Rev. 0
|
下载 |
| 数据手册 - 英文 |
六个LVPECL输出，SiGe时钟扇出缓冲器
Rev. B
|
下载 |
| 技术文档 - 英文 |
原理图ADCLK946CE01
REV B
|
下载 |
| 数据手册 - 英文 |
ADCLK946六路LVPECL输出，SiGe时钟扇出缓冲器
Rev. B
|
下载 |
| 技术文档 - 英文 |
ADCLK846CE01示意图
REV A
|
下载 |
| 数据手册 - 英文 |
两个可选输入，8个LVPECL输出，SiGe时钟扇出缓冲器
Rev. B
|
下载 |
| 数据手册 - 英文 |
ADCLK948两路可选输入、8路LVPECL输出、SiGe时钟扇出缓冲器
Rev. B
|
下载 |
技术论坛
有ADI的adclk946BCPZ的国产替代型号吗，原位替换的
查看官方回答 >>
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
为ADCLK950设置评估板
本指南介绍了如何设置和使用ADCLK950评估板。ADCLK950是一款高性能时钟扇出缓冲器，评估板采用高质量Rogers介电材料制造，传输线路路径尽可能接近50Ω。指南中包含了推荐的板级设置、时钟输出、评估板原理图和工艺等内容，旨在帮助用户了解如何使用该评估板进行设备评估。
阅读原文 >>
为ADCLK954建立评估板
本指南介绍了如何设置和使用ADCLK954评估板。ADCLK954是一款高性能时钟扇出缓冲器，评估板采用高质量Rogers介电材料制造，传输线路径尽可能接近50Ω。指南中包含了推荐的板级设置、时钟输出、评估板原理图和工艺图等信息。
阅读原文 >>
利用低抖动LVPECL扇出缓冲器增加时钟源的输出数
本文档介绍了ADF4351集成VCO的PLL合成器和ADCLK948时钟扇出缓冲器之间的接口设计。ADF4351提供宽带PLL和VCO功能，而ADCLK948则提供低抖动时钟扇出。电路设计支持多路低抖动系统时钟的生成，适用于信号处理和定时应用。文档详细描述了电路设计、评估测试过程，并提供了相关评估板和软件的使用指南。
阅读原文 >>
ADI正电子发射断层扫描（PET）解决方案
本文介绍了正电子发射断层扫描（PET）系统的理论、典型架构以及设计考虑和主要挑战。文章详细阐述了PET系统的工作原理，包括信号检测、处理、巧合处理、响应线（LOR）存储和图像重建等环节。同时，文章还讨论了在设计PET系统时需要考虑的关键因素，如时序、速度、噪声、驱动能力和过载恢复等。ADI公司提供了全面的解决方案，包括放大器、数据转换、信号处理和电源管理产品，以优化图像质量并降低功耗和成本。此外，文章还介绍了ADI为PET系统提供的主要产品及其特点。
阅读原文 >>
ADI正电子发射断层扫描(PET)解决方案
本文介绍了ADI公司提供的正电子发射断层扫描（PET）解决方案，包括PET系统原理、典型架构、设计考虑因素和主要挑战。文章详细阐述了PET系统的信号检测和处理、一致性处理、响应线存储器和图像重建等关键组成部分。同时，ADI公司针对PET系统提供的整体解决方案，包括放大器、数据转换、信号处理和电源管理等方面的产品和技术支持。
阅读原文 >>
无线通信测试仪解决方案
本文探讨了无线通信测试器的解决方案，包括实验室测试器和生产测试器。实验室测试器用于设计和支持系统集成，而生产测试器则侧重于快速确定设备是否正常工作。文章强调了系统设计的考虑因素，如配置、操作、维护和升级的便捷性，以及卓越的性能和丰富的功能。ADI提供了包括RF Agile Transceiver、低噪声LDO、多输出稳压器、宽带合成器、功率检测器、I/Q调制器、高速ADC、低抖动时钟生成和分配、增益控制和校准的ADC和DAC等在内的解决方案。此外，还介绍了AD-FMCOMMS3-EBZ演示系统和其他设计资源。
阅读原文 >>
为ADCLK905/ADCLK907/ADCLK925建立评估板
阅读原文 >>
为ADCLK914建立评估板
本指南详细介绍了如何设置和使用ADCLK914评估板，包括推荐的板级设置、时钟输入配置、评估板原理图和工艺等内容。评估板采用高品质电介质材料，保持高信号完整性，适用于ADCLK914、ADCLK905、ADCLK907和ADCLK925等设备的评估。指南中还包括了ESD注意事项和免责声明。
阅读原文 >>
为ADCLK946建立评估板
本指南详细介绍了如何设置和使用ADCLK946评估板。ADCLK946是一款高性能时钟扇出缓冲器，评估板采用高质量Rogers介电材料制造，传输线路路径尽可能接近50Ω。指南中提供了推荐的板级设置、时钟输出配置、评估板原理图和 artwork，并提醒用户评估板仅用于设备评估，不适用于生产目的。
阅读原文 >>
为ADCLK944建立评估板
本指南详细介绍了如何设置和使用ADCLK944评估板。ADCLK944是一款高性能时钟扇出缓冲器，评估板采用高质量Rogers介电材料制造，并尽可能保持传输线路路径接近50Ω。指南中提供了推荐的板级设置、时钟输出配置、评估板原理图和工艺图，以及注意事项和法律法规。
阅读原文 >>
为ADCLK854建立评估板
本指南介绍了如何设置和使用ADCLK854评估板。ADCLK854是一款高性能时钟扇出缓冲器，评估板采用高质量Rogers®介电材料制造，传输线路径尽可能接近100 Ω差分。指南中提供了推荐的板级设置、时钟输出配置、评估板原理图和 artwork。此外，还包含了ESD注意事项和免责声明。
阅读原文 >>
ADI的核磁共振成像(MRI)解决方案
本文介绍了ADI公司提供的核磁共振成像（MRI）解决方案，包括MRI系统原理、典型架构、设计考虑和主要挑战。文章详细阐述了MRI系统中的关键组件，如磁体、梯度系统和射频系统，以及它们如何与计算机系统交互以生成图像。此外，文章还讨论了ADI公司提供的各种放大器、数据转换、信号处理和电源管理解决方案，以帮助用户实现最佳图像质量并降低功耗和成本。
阅读原文 >>
ADI民用雷达解决方案
本资料介绍了ADI公司提供的民用雷达解决方案，包括雷达应用简介、系统设计考虑、雷达信号链架构、产品组合以及设计资源。资料重点阐述了雷达系统在民用领域的应用，如空中交通管制、天气和海上监控等，并详细介绍了雷达信号链的关键技术和ADI公司的产品，如数模转换器、模数转换器、时钟发生器、直接数字频率合成器等。此外，资料还提供了设计工具、技术文章和应用笔记等资源，以支持用户的设计开发。
阅读原文 >>
射频信号源解决方案
本文介绍了射频信号源在无线电频率测试中的应用，包括测试新无线电平台和生产线上的手机性能。文章讨论了射频信号源设计面临的挑战，如实现多种射频测试信号、控制噪声地板和增加系统能力和灵活性。ADI公司提供了全面的解决方案，包括从数字到射频组件的广泛产品组合、丰富的RF设计资源和兼容性强的产品。文章还展示了射频信号源的五个子系统，包括射频信号链、外部调制输入、时钟生成和分配、电源生成和管理以及数据和电源隔离。最后，介绍了ADI的主要产品及其关键规格和特性。
阅读原文 >>
为ADCLK846建立评估板
本指南详细介绍了如何设置和使用ADCLK846评估板。ADCLK846是一款高性能时钟扇出缓冲器，评估板采用高质量Rogers®介电材料制造，传输线路径尽可能接近100 Ω差分。指南中提供了推荐的板级设置，包括电源、时钟输入和输出配置。此外，还提供了评估板原理图和 artwork，以及ESD注意事项。
阅读原文 >>
为ADCLK948建立评估板
本指南详细介绍了如何设置和使用ADCLK948评估板。该评估板专为ADCLK948高性能时钟扇出缓冲器设计，采用高质量Rogers介电材料制造，并尽可能保持传输线路径接近50Ω。指南中包含了推荐的板级设置、时钟输出配置、评估板原理图和工艺图等信息，旨在帮助用户进行设备评估。
阅读原文 >>
采用引脚可编程输出频率、输出逻辑电平和扇出的 时钟分配电路
本文档为Analog Devices公司发布的应用笔记，主要介绍了AD9552振荡器上变频器和ADCLK854 LVDS/CMOS时钟扇出缓冲器的使用和设计。内容包括AD9552和ADCLK854的引脚可编程特性、电路评估板的使用、手动编程方法、电路组合以及性能测试等。该应用笔记旨在帮助用户了解如何利用这两款器件实现灵活的时钟分配解决方案。
阅读原文 >>
具有引脚可编程输出频率、输出逻辑电平和扇形输出的时钟分配电路
本文介绍了AD9552振荡器频率上转换器和ADCLK854 LVDS/CMOS时钟扇出缓冲器组成的时钟分配解决方案。该方案具有引脚可编程输出频率、输出逻辑电平和扇出功能。AD9552配备了SPI端口进行编程，支持高达900 MHz的输出频率范围。ADCLK854是一款时钟扇出缓冲器，可编程为LVDS或1.8 V CMOS输出，具有多达12个LVDS输出和24个CMOS输出。文章还提供了电路描述、测试方法和设计支持信息。
阅读原文 >>
引脚可编程输出频率、输出逻辑电平和扇出功能的时钟分配电路
本文介绍了ADI公司AD9552振荡器上变频器和ADCLK854 LVDS/CMOS时钟扇出缓冲器的应用。AD9552具有SPI端口，支持900 MHz宽输出频率范围，最多提供64种标准输出频率。ADCLK854提供最多12路LVDS输出或24路CMOS输出。两者结合，可实现灵活的引脚可编程时钟分配解决方案。文章还提供了电路描述、设置方法和性能测试结果。
阅读原文 >>
ADI雷达解决方案
本文介绍了雷达系统的原理、设计考虑因素以及ADI公司提供的雷达解决方案。文章重点阐述了雷达系统在范围、分辨率和可靠性方面的挑战，并介绍了ADI的全面产品组合，包括RF至比特解决方案，旨在提高性能、减少尺寸、重量和开发时间。此外，文章还展示了雷达信号链的架构，包括经典和下一代信号链，以及24 GHz FMCW雷达解决方案。最后，文章提供了ADI雷达应用和产品的详细信息，以及设计资源和技术支持。
阅读原文 >>
RF信号源解决方案
本文介绍了RF信号源解决方案的应用、设计考虑和主要挑战，以及ADI公司的相关解决方案。RF信号源用于创建射频频率的测试波形，应用于测试无线电平台和手机性能。设计挑战包括实现多种RF测试信号、控制系统噪底和提升系统能力和灵活性。ADI公司提供一站式供应商服务，包括锁相环、混频器、功率检波器等器件，以及丰富的RF设计资源和兼容性支持。文章还介绍了RF信号源的五个子系统，包括RF信号链产生、外部调制输入、时钟产生与分配、电源产生和管理、数据和电源隔离。
阅读原文 >>
无线通信测试解决方案
本文介绍了无线通信测试解决方案，包括实验室测试和生产测试。实验室测试支持设计与系统集成，执行物理层、信号采样和系统级测试。生产测试关注确定器件是否在短时间内工作，重点在制造缺陷和设计变化。ADI公司提供无线通信测试工作台，包括源和测量单元，使用AD9361收发器等组件。文章还介绍了信号源单元和测量单元的典型框图，以及主要产品介绍，如AD9361收发器、低噪声LDO、多路输出调节器等。
阅读原文 >>
评估EVAL-CN0290-SDPZ
本指南为EVAL-CN0290-SDPZ评估板的用户手册，介绍了该评估板的功能、所需设备、在线资源、硬件和软件快速入门流程。评估板包含ADF4106 PLL频率合成器、ADCLK905和ADCLK925超快速ECL时钟/数据缓冲器、超低噪声电压稳压器和100 MHz VCXO。用户可通过ADF4106 Integer-N软件从PC控制合成器功能。手册还提供了硬件设置、电源、跳线、RF输出、环路滤波器和电荷泵电流、参考源等详细信息。
阅读原文 >>
扩展高性能锁相环的低频范围
本文介绍了如何扩展高性能锁相环（PLL）的低频范围。通过使用高速时钟缓冲器和低噪声线性稳压器，即使在低参考和射频频率下也能保持低相位噪声。文章详细描述了ADF4106 PLL的电路设计，包括参考输入时钟缓冲器、射频输入时钟缓冲器以及低噪声电源设计。此外，还提供了电路评估板和设计支持文件，以帮助用户进行实验和验证。
阅读原文 >>
