PCI Express Reference Clock Requirements AN-843 APPLICATION NOTE
发布时间：
2018-07-31
类型：
应用笔记或设计指南，设计参考、应用指南
品牌：
IDT（艾迪悌）
型号：
-
该应用笔记详细阐述了PCI Express (PCIe) 第1、2及3代的参考时钟要求，旨在帮助工程师深入理解这一旨在提高数据吞吐量并减少I/O引脚数量的串行总线技术。文档重点涵盖了参考时钟的抖动规范、时钟架构设计、时钟恢复机制以及频谱扩展时钟技术，并深入分析了不同代际PCIe的参考时钟模型参数与滤波函数，同时提供了评估参考时钟合规性的具体方法。基于该技术方案，用户可通过世强硬创平台获取原厂授权的正品器件，相关产品支持单件起订、在线下单、样品申请及批量询价，并覆盖从研发打样到量产的全生命周期采购需求。平台专职FAE团队提供从选型、设计验证到调试的全方位技术支持，有助于缩短供应链响应周期，加速产品开发与上市进程。
资料下载
加工定制
可定制车载智能天线频率：20kHz、114.5 kHz、120- kHz、125 kHz、134 kHz、134.2kHz、134.5 kHz；工作温度范围：-40ºC to ~125ºC；电感范围：100~734；符合AEC-Q200（汽车质量标准）和IP68标准；
立即提交 汽车天线定制 >>
可定制三防平板尺寸范围5~15.6寸，win10/11/安卓90/10.0/110/120/Linux/麒麟系统等多系统定制，IP65防尘防水，在-10°C~50°C稳定运行，支持一维/二维、NFC等功能模块、指纹识别模块自由选配。
立即提交 三防平板电脑定制 >>
资料平台
| 数据手册 - 英文 |
8输出低功率PCIE GEN 1-2-3时钟发生器W/ZO=100欧姆
REV B
|
下载 |
| 数据手册 - 英文 |
晶体到HCSL，100MHz PCI Express™ 时钟合成器841S102数据表
Revision B
|
下载 |
| 数据手册 - 英文 |
ICS9FG107差分P4TM CPU、PCI Express和SATA时钟可编程FTG产品介绍
REV F
|
下载 |
| 技术文档 - 英文 |
Altera参考时钟
0615
|
下载 |
| 数据手册 - 英文 |
用于PCIe Gen3和QPI的八输出差频发生器
REV E
|
下载 |
| 技术文档 - 英文 |
英特尔PSG解决方案的参考时钟（以前叫Altera®）
REV B
|
下载 |
| 数据手册 - 英文 |
FemtoClock®晶体到LVDS时钟发生器ICS844201-45产品介绍
REVISION A
|
下载 |
| 数据手册 - 英文 |
FemtoClock®晶体到LVDS时钟发生器ICS844201I-45产品介绍
MAY 27, 2017
|
下载 |
| 数据手册 - 英文 |
用于PCIe Gen3和QPI的四输出差频发生器
REV D
|
下载 |
| 数据手册 - 英文 |
9DML0441 / 9DML0451 2:4 3.3V PCIe Gen1–5 Clock Mux
2019-5-22
|
下载 |
| 数据手册 - 英文 |
874005-04 PCI Express™ Jitter Attenuator
2016-1-26
|
下载 |
| 数据手册 - 英文 |
PCIe Gen3和QPI的四输出差分频率发生器数据表9FG430
Rev. D
|
下载 |
| 技术文档 - 英文 |
晶体到MLVDS PCI EXPRESS™ 带扩频提前信息的时钟合成器
SEPTEMBER 25, 2007
|
下载 |
| 数据手册 - 英文 |
8413S12I-100 Clock Generator for Cavium Processors
October 4, 2016
|
下载 |
| 数据手册 - 英文 |
CK420BQ DERIVATIVE SUPPORTING SRNS PCIE CLOCKING
REV.C
|
下载 |
| 技术文档 - 英文 |
用于Xilinx fpga的集成器件技术IDT基准时钟
REV A
|
下载 |
| 数据手册 - 英文 |
PCIe Gen3和QPI八输出差分频率发生器数据表9FG830
Rev. E
|
下载 |
| 数据手册 - 英文 |
CPU、QPI、FBD、PCIE GEN1/2和SATA的频率发生器
REV C
|
下载 |
| 技术文档 - 英文 |
Xilinx fpga的IDT基准时钟
REVA
|
下载 |
| 数据手册 - 英文 |
T1/E1/OC3双参考输入电信时钟发生器
Feberuary 20, 2009
|
下载 |
| 数据手册 - 英文 |
T1/E1/OC3双参考输入电信时钟发生器
2012-11-14
|
下载 |
| 数据手册 - 英文 |
843S304I-100晶体至LVPECL 100MHz时钟合成器数据表
January 6, 2016
|
下载 |
| 技术文档 - 英文 |
信号完整性和时钟系统设计AllAn lIu，IDt应用工程师
2018/02/17
|
下载 |
| 数据手册 - 英文 |
844008I-15 FemtoClock®晶体到LVDS频率合成器产品介绍
REVISION B
|
下载 |
| 数据手册 - 英文 |
HCSL/ LVCMOS Clock Generator
Revision.E
|
下载 |
| 数据手册 - 英文 |
Tsi382™ Evaluation Board Product Brief
August 14, 2009
|
下载 |
| 数据手册 - 英文 |
8V41N012 Clock Generator for Cavium Processors
Revison C
|
下载 |
技术论坛
如果5T982x/5T989x的参考时钟被移除会发生什么?
查看官方回答 >>
有一个PCIE接口的蓝牙模组，以及一个USB3.0，有满足以上差分时钟需求的时钟芯片吗？
查看官方回答 >>
IDT高性能可编程时钟发生器5P35021支持外部晶体输入或者参考时钟输入，那么对参考晶体有什么特别要求吗？
查看官方回答 >>
IDT PCIe封装形式是什么？
查看官方回答 >>
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
PCI Express参考时钟要求
本文档概述了PCI Express (PCIe) 1、2和3代的参考时钟要求。PCIe是一种串行总线架构，旨在提高数据吞吐量并减少PC的IO引脚数量。文档详细介绍了PCIe参考时钟的抖动要求、参考时钟架构、时钟恢复功能以及不同PCIe代际的抖动模型参数。此外，还讨论了PCIe中的展频时钟技术及其对参考时钟相位噪声的影响。
阅读原文 >>
PCI Express参考时钟要求应用说明
本文档概述了PCI Express (PCIe) 1、2和3代的参考时钟要求。PCIe是一种从并行半双工PCI总线到双工串行总线的重大架构改进，旨在提高数据吞吐量并减少PC的总线IO引脚数量。文档详细介绍了PCIe参考时钟的架构、建模参数和需求，包括常见时钟、数据时钟和分离时钟三种架构。此外，还讨论了展频时钟技术、参考时钟的相位噪声性能要求以及不同PCIe代际的参考时钟抖动要求。
阅读原文 >>
使用VersaClock®6作为Xilinx®7系列FPGA的参考时钟
本文档介绍了如何使用VersaClock 6作为Xilinx 7系列FPGA的参考时钟。详细分析了VersaClock 6在满足Xilinx 7系列FPGA严格相位噪声要求方面的性能，包括QPLL和CPLL的相位噪声要求。表格展示了VersaClock 6在不同频率下的相位噪声性能，并提供了与Xilinx FPGA参考时钟输入的兼容性信息。此外，还讨论了使用CLKIN差分输入引入参考时钟的方法，并提供了相位噪声图和配置示例。
阅读原文 >>
【产品】针对Cavium Networks Octeon II处理器设计的基于PLL的时钟发生器8V41N012A
IDT（Renesas收购）推出的8V41N012A是专门针对Cavium Networks Octeon II处理器设计的基于PLL的时钟发生器。8V41N012A经过了优化，可生成处理器核心参考时钟、PCI-Express、sRIO、XAUI、SerDes参考时钟以及千兆位以太网MAC和PHY时钟。
阅读原文 >>
【经验】Renesas可编程时钟发生器5P49V60用LVPECL驱动XIN的参考设计
IDT（Renesas收购）推出的5P49V60是VersaClock®6E可编程时钟发生器系列产品。5P49V60的时钟输入有多种方式，支持晶体振荡器接口输入、单端CMOS时钟输入和差分时钟输入。本文介绍5P49V60用LVPECL驱动XIN参考设计。
阅读原文 >>
【产品】9输出3.3V PCIe扇出时钟缓冲器9DBL09x1，适用于PCIe Gen1-4时钟分配
IDT（Renesas收购）推出的9DBL0941/9DBL0951/9DBL09P1器件隶属于IDT 3.3V全功能PCIe时钟系列。该器件支持PCIe Gen1-4公共时钟（CC）和PCIe独立参考独立扩展（SRIS）系统。它集成输出终端可直接连接至85Ω或100Ω传输线。可使用用户定义的电源启动默认SMBus配置对9DBL09P1进行工厂编程。
阅读原文 >>
使用VersaClock®6作为Xilinx®7系列FPGA AN-905应用说明的参考时钟
本文档详细介绍了如何使用VersaClock 6作为Xilinx 7系列FPGA的参考时钟。重点讨论了相位噪声要求，包括QPLL和CPLL的相位噪声性能，以及如何满足Xilinx 7系列FPGA的相位噪声标准。文档还提供了VersaClock 6的性能数据，包括不同频率下的相位噪声水平，并提供了与Xilinx FPGA参考时钟输入的兼容性信息。此外，还讨论了使用LVDS逻辑驱动Xilinx 7系列输入的最佳实践。
阅读原文 >>
【经验】高性能时钟扇出缓冲器8T39204 3.3V差分时钟输入接口参考设计
IDT（被Renesas收购）推出了一些高性能时钟扇出缓冲器，以8T39204为例。 输入时钟可以从两个差分输入或一个晶体输入中选择。 如果未选择晶振输入，则内部振荡器电路将自动禁用。 晶体引脚可以由单端时钟驱动。 所选信号分配到四个差分输出，可以配置为LVPECL，LVDS或HSCL输出。 此外，还提供了LVCMOS输出。 本文分享几种针对常见的驱动器的3.3V差分时钟输入接口参考设计。
阅读原文 >>
【产品】晶振或差分输入的时钟扇出缓冲器8T39S08A，拥有两对差分参考时钟输入对
8T39S08A是IDT（Renesas收购）推出的一款高性能时钟扇出缓冲器。输入时钟可以从两个差分输入或一个晶振输入中选择，如果未选择晶振输入，则缓冲器内部振荡器电路将自动禁用。 晶体引脚可以由单端时钟驱动，所选信号分配到八个差分输出可以配置为LVPECL、LVDS和HCSL输出。 在此外，还提供了LVCMO输出，所有输出均可被禁用为高阻抗状态。
阅读原文 >>
【经验】高性能时钟扇出缓冲器8T39204晶振输入接口和上电斜坡序列设计参考
IDT（被Renesas收购）推出了一些高性能时钟扇出缓冲器，以8T39204为例。 输入时钟可以从两个差分输入或一个晶体输入中选择。 如果未选择晶振输入，则内部振荡器电路将自动禁用。 晶体引脚可以由单端时钟驱动。本次分享8T39204晶振输入接口和上电斜坡序列设计的参考和经验。
阅读原文 >>
IDT PCIe®Gen2交换机应用说明中的多端口扩频时钟支持
本资料为IDT应用笔记AN-715，主要介绍了IDT PCIe Gen2交换机中的时钟支持功能。内容包括时钟架构、端口时钟模式、系统时钟使用和配置等。资料详细阐述了全球参考时钟、本地端口参考时钟、时钟生成器、时钟模式选择等关键概念，并提供了多种系统时钟配置的示例。
阅读原文 >>
Xilinx fpga的IDT基准时钟
IDT提供针对Xilinx FPGA和多处理器SoC应用的广泛时序产品，包括高性能PLL技术、时钟发生器、抖动衰减器、晶振和时钟缓冲器等。这些产品满足Xilinx可编程解决方案的严格时钟要求，并支持灵活的时序架构，简化时钟树设计和实现过程。产品类型包括时钟发生器、抖动衰减器时钟、晶振、时钟缓冲器和同步时序，适用于不同Xilinx技术代的产品系列。
阅读原文 >>
使用VersaClock®6作为Xilinx®7系列FPGA应用说明的参考时钟
本文档详细介绍了如何使用VersaClock 6作为Xilinx 7系列FPGA的参考时钟。重点讨论了相位噪声要求，包括QPLL和CPLL的相位噪声规格，以及VersaClock 6的实际性能。文档提供了表格，比较了VersaClock 6的相位噪声性能与Xilinx 7系列FPGA的要求。此外，还讨论了Xilinx FPGA参考时钟输入的电气特性，包括推荐的电路连接和LVDS逻辑的使用。最后，提供了相位噪声图和多个输出配置的示例。
阅读原文 >>
PES12NT3 PCI Express®交换机性能及外部布线应用说明
本资料为IDT的应用笔记AN-533，主要探讨了PCI Express交换机在外部布线中的性能表现。内容涵盖了PCI Express交换机PES12N3/PES12NT3在不同类型和长度的电缆上的信号完整性测试，包括无电缆、柔性电缆和Infiniband电缆。测试结果分析了眼图、眼宽、眼高、抖动和峰值电压等关键参数，并讨论了优化发射器设置以延长电缆长度的方法。此外，还涉及了PCI Express参考时钟通过电缆的相位抖动测试。
阅读原文 >>
IDT的PES24N3/PES24NT3 PCI Express®交换机具有外部布线性能
本资料为IDT公司发布的PCI Express交换机性能与外部电缆应用笔记，主要探讨了PCI Express交换机在外部电缆连接中的应用。内容包括PCI Express交换机与外部电缆的连接方式、不同类型电缆的信号完整性测试、优化传输设置以提高信号质量，以及PCI Express参考时钟的电缆传输性能。资料通过实验数据展示了不同电缆长度和类型对信号质量的影响，并提供了优化传输设置的方法，以实现更长的电缆连接距离。
阅读原文 >>
【产品】3.3V PCIe 6-输出零延迟时钟缓冲器9DBL0641/9DBL0651，直接连接到100Ω或85Ω传输线
9DBL0641 / 9DBL0651器件均隶属IDT 3.3V 全功能 PCIe 系列。 9DBL06支持PCIe Gen1-4通用时钟（CC）和PCIe分离参考独立扩频（SRIS） 系统。它提供集成输出终端的选择，提供直接连接到 85Ω 或 100Ω 的传输线路。9DBL06P1可以使用用户定义的出厂设置打开默认 SMBus 配置。
阅读原文 >>
【经验】高性能时钟扇出缓冲器8T39204未使用输入/输出引脚参考设计
IDT（被Renesas收购）推出了一些高性能时钟扇出缓冲器，以8T39204为例。 输入时钟可以从两个差分输入或一个晶体输入中选择。 如果未选择晶振输入，则内部振荡器电路将自动禁用。 晶体引脚可以由单端时钟驱动。 所选信号分配到四个差分输出，可以配置为LVPECL，LVDS或HSCL输出。本文分享高性能时钟扇出缓冲器8T39204未使用的输入和输出引脚参考设计的经验。
阅读原文 >>
【产品】采用100 MHz PCIe参考时钟的89HT0382P重定时器，可支持16个全通道
89HT0382P（T0832P）是IDT(Renesas收购）推出的一款信号重定时器/调理器，用于改善信号完整性，以提高系统性能和PCB长布线或电缆可靠性。它去除了消除码间串扰的输入信号中的随机和确定性抖动，并重新分配了输出抖动容限。两个通道段均完全支持新的PCIe 3.0均衡协议，包括阶段2和3。T0832P提供了32路差分、8Gbps PCIe Express® 3.0通道，最多可支持16个
阅读原文 >>
IDT的PES12N3/PES12NT3 PCI Express®交换机具有外部布线性能
本资料为IDT的PCI Express交换机性能与应用笔记，主要探讨了PCI Express交换机在外部布线中的应用。内容包括PCI Express交换机通过外部电缆连接端点卡的应用实例，不同类型和长度的电缆对信号完整性的影响，以及PES12N3/PES12NT3交换机在不同电缆长度下的测试结果。资料还讨论了PCI Express参考时钟通过电缆的相位抖动，以及如何通过优化发射器设置来提高信号质量。
阅读原文 >>
