3.3 VOLT CMOS SyncBiFIFO™ 8,192 x 36 x 2 IDT72V3672
发布时间：
2018-07-31
类型：
数据手册，规格书、Datasheet；PDF下载
品牌：
IDT（艾迪悌）
型号：
IDT72V3672; IDT23672; IDT72V3672L10; 72V3672L10PFG; 72V3672L10PFG8
加工定制
布莫让支持超微型单级/多级、微型单级/多级、超微型 TEC 封装产品定制，最小晶粒高度：0.3 mm； 最小横截面：0.2 mm； 最小节距：0.15 mm；能做到最小尺寸 1mm*1mm, 最高级数可达到 7 级。
立即提交 CCD/EMCCD/CMOS/sCMOS相机 TEC定制 >>
资料平台
| 数据手册 - 英文 |
IDT72V36100 3.3 VOLT HIGH-DENSITY SUPERSYNC II™36-BIT FIFO 65,536 x 36 131,072 x 36
MARCH 2018
|
下载 |
| 产品变更通知及停产信息 - 英文 |
TB0711-01产品/工艺变更通知单（PCN）
3/06/2008
|
下载 |
| 产品勘误说明 - 英文 |
勘误表通知
Rev. 00
|
下载 |
| 产品勘误说明 - 英文 |
勘误表通知
Rev. 01
|
下载 |
| 数据手册 - 英文 |
IDT72V3640 3.3V HIGH-DENSITY SUPERSYNC™ II 36-BIT FIFO 1,024 x 36, 2,048 x 364,096 x 36, 8,192 x 36 16,384 x 36, 32,768 x 36
MARCH 2018
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知单（PCN）TB0711-01
REV. 00
|
下载 |
| 数据手册 - 英文 |
IDT72V3640, IDT72V3650 IDT72V3660, IDT72V3670 IDT72V3680, IDT72V3690 3.3V HIGH-DENSITY SUPERSYNC™ II 36-BIT FIFO 1,024 x 36, 2,048 x 364,096 x 36, 8,192 x 3616,384 x 36, 32,768 x 36
AUGUST 2018
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知单（PCN）F0301-01
REV. 00
|
下载 |
| 数据手册 - 英文 |
IDT72V3653 3.3 VOLT CMOS SyncFIFO TM WITH BUS-MATCHING 2,048 x 36 4,096 x 36 8,192 x 36
MARCH 2018
|
下载 |
| 产品变更通知及停产信息 - 英文 |
F0301-01产品/工艺变更通知单
REV. 00
|
下载 |
| 数据手册 - 英文 |
3.3 VOLT CMOS TRIPLE BUS SyncFIFO™ WITH BUS-MATCHING 2,048 x 36 x 2 4,096 x 36 x 2 8,192 x 36 x 2 IDT72V3656 IDT72V3666 IDT72V3676
FEBRUARY 2009
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知（PCN）
REV. 00
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知（PCN）
REV. 00
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知（PCN）
REV. 00
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知（PCN）
REV. 00
|
下载 |
| 数据手册 - 英文 |
3.3V HIGH-DENSITY SUPERSYNC™ II 36-BIT FIFO 1,024 x 36, 2,048 x 36 4,096 x 36, 8,192 x 36 16,384 x 36, 32,768 x 36 IDT72V3640,IDT72V3650 IDT72V3660,IDT72V3670 IDT72V3680,IDT72V3690
OCTOBER 2014
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知（PCN）A-0506-01 PQFP包
REV. 00
|
下载 |
| 数据手册 - 英文 |
IDT72V3653 IDT72V3663 IDT72V3673 3.3伏CMOS同步FIFO™ 带总线匹配2048 x 36 4096 x 36 8192 x 36数据表
MARCH 2018
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知单
September 29, 2008
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知单
6/19/2006
|
下载 |
| 数据手册 - 英文 |
产品/工艺变更通知单
8/15/2005
|
下载 |
| 数据手册 - 英文 |
3.3 VOLT CMOS SyncBiFIFO™ 256 x 36 x 2 512 x 36 x 2 1,024 x 36 x 2 IDT72V3622 IDT72V3632 IDT72V3642
FEBRUARY 2015
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知（PCN）A-0605-07 144、240、260和324球PBGA（见随附的受影响零件清单）
REV. 00
|
下载 |
| 数据手册 - 英文 |
3.3 VOLT CMOS SyncFIFO™ WITH BUS-MATCHING 2,048 x 36 4,096 x 36 8,192 x 36 IDT72V3653 IDT72V3663 IDT72V3673
MAY 2016
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品停产通知（PDN）
1/28/2013
|
下载 |
| 数据手册 - 英文 |
3.3 VOLT CMOS SyncBiFIFO™ WITH BUS-MATCHING 256 x 36 x 2 1,024 x 36 x 2 IDT72V3624 IDT72V3644
MARCH 2015
|
下载 |
| 产品变更通知及停产信息 - 英文 |
TB0609-03R2产品/工艺变更通知单（PCN）
2-Apr-2007
|
下载 |
| 数据手册 - 英文 |
IDT72V3624 3.3 VOLT CMOS SyncBiFIFOTM WITH BUS-MATCHING256 x 36 x 2 1,024 x 36 x 2
MARCH 2018
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品停产通知（PDN）F-03-01
Rev. 01
|
下载 |
| 数据手册 - 英文 |
IDT72V3623 3.3 VOLT CMOS SyncFIFOTM WITH BUS-MATCHING 256 x 361,024 x 36
MARCH 2018
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品停产通知
May 15, 2003
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品停产通知
April 6, 2005
|
下载 |
| 数据手册 - 英文 |
3.3 VOLT CMOS SyncFIFO™ WITH BUS-MATCHING 256 x 36 1,024 x 36 IDT72V3623 IDT72V3643
MARCH 2015
|
下载 |
| 数据手册 - 英文 |
IDT72V3623 IDT72V3643 3.3伏CMOS同步FIFO™ 带总线匹配256 x 36 1024 x 36数据表
MARCH 2018
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品停产通知（PDN）F-07-01
Rev. 01
|
下载 |
| 数据手册 - 英文 |
IDT72V3624 IDT72V3644 3.3 VOLT CMOS SyncBiFIFO™ WITH BUS-MATCHING 256 x 36 x 2 1,024 x 36 x 2
MARCH 2018
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知（PCN）A0603-04 TQFP和PQFP产品（见随附的受影响零件清单）
REV. 00
|
下载 |
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
与IDT FIFOs应用程序匹配的总线说明
本文档为IDT应用笔记AN-265，主要介绍了SuperSync II系列FIFO的Bus Matching功能。该功能旨在消除外部MUX，适用于无奇偶校验数据传递到FIFO的应用。文档详细阐述了如何将外部字节导向总线映射到9位导向的FIFO，包括32位输入到8位输出、32位输入到16位输出、32位输入到32位输出等不同配置下的映射方法。此外，还讨论了读写操作、状态标志、奇偶校验模式以及偏移寄存器编程等关键问题。
阅读原文 >>
与IDT FIFOs应用程序匹配的总线注释AN-265
本文档为IDT应用笔记AN-265，主要介绍了SuperSync II系列FIFO的Bus Matching功能。该功能旨在消除外部MUX，通过优化FIFO与外部总线之间的映射，提高数据传输效率。文档详细阐述了不同输入输出总线宽度下的映射方式，包括32位到9位、32位到8位、32位到16位、32位到32位等，并分析了相关读写周期和状态标志的变化。此外，文档还讨论了交错奇偶校验模式以及偏移寄存器的编程方法。
阅读原文 >>
读3.3V多队列流量控制设备应用说明AN-338的端口操作
本文介绍了多队列流控制设备的数据读取操作，主要针对IDT72V系列设备。内容包括四种可能的读取事件：1. 从已选队列读取；2. 队列“首次字通过”模式；3. 队列切换时的读取；4. 队列切换时的首次字读取。文章详细分析了每种事件的处理方法，并提供了FPGA Verilog代码示例，用于检测和读取有效数据字。
阅读原文 >>
【产品】单片高速、低功耗CMOS双向时钟FIFO存储器IDT72V3612，3.3V电源供电
瑞萨电子公司（Renesas）的全资子公司IDT推出的IDT72V3612采用3.3V电源供电，具有极低的功耗。 该器件是单片高速，低功耗CMOS双向时钟FIFO存储器。 它支持高达83 MHz的时钟频率，并且具有高达8ns的读取访问时间。 FIFO在IDT标准模式下运行。芯片缓冲区数据板上具有两个独立的64x36双端口SRAM。
阅读原文 >>
【产品】3.3V CMOS同步双FIFO存储器
IDT72V801/IDT72V811/IDT72V821/IDT72V831/IDT72V841/IDT72V851是同步双FIFO存储器。单一封装下功能分别相当于两个IDT72V201/IDT72V211/IDT72V221/IDT72V231/IDT72V241/IDT72V251，关联的控制线、数据线和状态标签线被分配到不同的管脚。
阅读原文 >>
读端口操作3.3V多队列流量控制装置应用说明
本文介绍了多队列流控制设备的数据读取操作，主要涉及读取设备如何处理从多队列流控制设备读取的数据。文章详细讨论了四种可能的读取事件，包括从已选队列读取、首次字通过（FWFT）模式、队列切换时的读取操作以及新队列首次字通过。文章还提供了在读取设备控制逻辑中实现的整体解决方案，包括硬件实现示例。
阅读原文 >>
读端口操作3.3V多队列流量控制装置应用说明
本文档详细介绍了多队列流控制设备（如IDT72V51233系列）的读取端口操作。内容涵盖四种可能的读取事件：1. 从先前选择的队列读取；2. 队列“首次字通过”（FWFT）模式；3. 队列切换时的最终读取；4. 队列切换时的首次读取。文档还提供了处理这些事件的阅读设备控制逻辑示例，包括FPGA的Verilog代码。
阅读原文 >>
接口IDT的3.3V多队列流量控制设备到VIRTEX II FPGA应用说明
本文档详细介绍了如何将IDT的3.3V多队列流控制设备与Virtex II FPGA进行接口连接。文档涵盖了设备的基本概念、架构、配置、操作模式以及与Virtex II FPGA的接口连接。重点包括队列配置、标志总线操作、数据写入和读取控制、以及如何进行设备编程和配置。此外，文档还提供了Verilog代码示例，以帮助用户理解和实现与IDT多队列流控制设备的交互。
阅读原文 >>
接口IDT的3.3V多队列流量控制设备到VIRTEX II FPGA应用说明
本文档详细介绍了如何将IDT的3.3V多队列流控制设备与Virtex II FPGA进行接口连接。文档涵盖了设备的基本概念、架构、配置、操作模式以及与Virtex II FPGA的接口连接。重点包括队列配置、标志总线操作、数据写入和读取控制、以及如何进行设备编程和配置。此外，文档还提供了Verilog代码示例，以帮助用户理解和实现与IDT多队列流控制设备的交互。
阅读原文 >>
通过Stewart Speed APPLICATION NOTE AN-349将IDT的3.3V多队列流控制设备连接到VIRTEX II FPGA
本文档详细介绍了如何将IDT的3.3V多队列流控制设备与Virtex II FPGA进行接口连接。文档涵盖了设备的基本概念、架构、队列配置、标志操作、总线宽度匹配、深度/队列扩展等方面。此外，还提供了设置、配置和基本操作指南，包括主复位、编程、正常操作、包模式操作等。文档还提供了Verilog代码示例，以帮助用户理解和实现设备控制逻辑。
阅读原文 >>
VersaClock系列概述
IDT的VersaClock系列提供超过20款可编程时钟发生器，支持多种输出类型和电压范围。该系列具备低功耗、灵活性和高性能特点，适用于多种应用，如计算、消费、通信和工业领域。VersaClock产品支持即时I2C配置，并可通过Timing Commander软件进行编程和监控。
阅读原文 >>
sRIO热插拔
本应用笔记旨在为IDT的预处理交换机（PPS）和中央数据包交换机（CPS）系列交换机提供热插拔解决方案，这些交换机适用于不同的系统连接。PPS专为无线电信应用设计，如线路卡和基带卡，而CPS是纯串行RapidIO（sRIO）交换机，也可用于无线电信、IPTV基础设施和其他多处理器应用。笔记详细介绍了sRIO协议背景、热插拔挑战、IDT热插拔支持功能、热插拔解决方案以及故障管理。此外，还提供了热插拔案例示例和热插拔支持寄存器参考。
阅读原文 >>
设计提示：IDT PCIe®Gen2交换机中的时钟体系结构
本文介绍了IDT PCIe Gen2交换机的时钟架构。内容包括全球参考时钟输入、端口参考时钟输入、全局时钟锁相环（PLL）的设计，以及时钟信号的调制和频率选择。此外，还讨论了时钟信号的电气规格、散布频谱时钟（SSC）的应用和EMI的降低。
阅读原文 >>
