Clock Synthesizer and Fanout Buffer/Divider 8T49NS010 DATA SHEET
发布时间：
2018-07-31
类型：
数据手册，规格书、Datasheet；PDF下载
品牌：
IDT（艾迪悌）
型号：
8T49NS010; 8T49NS010-156NLGI; 8T49NS010-156NLGI8
加工定制
可定制单色LCD的尺寸：0.5”~15”；亮度：300~1600；视角：3“clock、6“clock、9“clock、12“clock、全视角。
立即提交 单色LCD显示屏定制 >>
资料平台
| 数据手册 - 英文 |
时钟合成器和扇出缓冲器/分配器
REVISION 3
|
下载 |
| 数据手册 - 英文 |
8T39204晶体或差分到差分时钟扇出缓冲器数据表
December 16, 2019
|
下载 |
| 数据手册 - 英文 |
Flexible Solutions for Fast Edge Rate and Low Phase Noise Requirements
2019/03/28
|
下载 |
| 技术文档 - 英文 |
Cavium处理器设计的时序解决方案
REV C
|
下载 |
| 技术文档 - 英文 |
英特尔PSG解决方案的参考时钟（以前叫Altera®）
REV B
|
下载 |
| 技术文档 - 英文 |
时钟生成概述
REVC
|
下载 |
| 数据手册 - 英文 |
IDTF1358
Rev O
|
下载 |
| 数据手册 - 英文 |
ZLED7x20 High Current 40V LED Driver with Internal Switch
April 20, 2016
|
下载 |
| 数据手册 - 英文 |
IDT71V2546S/XS 128K x 36 3.3V Synchronous ZBT™ SRAM 2.5V I/O, Burst Counter Pipelined Outputs
04/11/11
|
下载 |
| 数据手册 - 英文 |
XFP236156.250000I 156.250000MHz晶体振荡器数据表附录
December 6, 2018
|
下载 |
| 数据手册 - 英文 |
HXR5112A 12通道14Gb/s接收机简表
February 22, 2018
|
下载 |
| 数据手册 - 英文 |
IDT72401 IDT72403 CMOS PARALLEL FIFO 64 x 4
JUNE 2012
|
下载 |
| 数据手册 - 英文 |
9DMU0431 2:4 1.5V PCIe Gen1-2-3时钟多路复用器产品介绍
REVISION A
|
下载 |
| 数据手册 - 英文 |
IDT72V8981 3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH 128 x 128
AUGUST 2003
|
下载 |
| 数据手册 - 英文 |
ProXO XF Family Evaluation Board User Manual
March 12, 2019
|
下载 |
| 数据手册 - 英文 |
9DBV0431 4-输出1.8V PCIe Gen1-2-3零延迟/扇出缓冲器（ZDB/FOB）数据表
REVISION E
|
下载 |
| 数据手册 - 英文 |
9ZX21200用于PCIE GE N3和QPI的12输出差分Z缓冲区产品介绍
REV D
|
下载 |
| 数据手册 - 英文 |
IDT72V295 IDT72V2105 3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO™ 131,072x18 262,144x18
MARCH 2018
|
下载 |
| 数据手册 - 英文 |
9DBU0531 5输出1.5V PCIe Gen1-2-3扇出缓冲区数据表
Rev.F
|
下载 |
| 数据手册 - 英文 |
ICS843021I Femtock®Crystal-to-3.3V LVPECLOCK发生器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
IDT72V201, IDT72V211 256 x 9, 512 x 9, IDT72V221, IDT72V231 1,024 x 9, 2,048 x 9, IDT72V241, IDT72V251 4,096 x 9 and 8,192 x 9 3.3 VOLT CMOS SyncFIFO™
MARCH 2018
|
下载 |
| 数据手册 - 英文 |
843003I-01 FemtoClock®Crystal-to-3.3V LVPECL频率合成器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
MK74CB218 DUAL 1 TO 8 BUFFALO™ CLOCK DRIVER
REV K
|
下载 |
| 封装信息/封装结构图 - 英文 |
BR784H1，PSC-4349-01 784，FCBGA封装外形图
Rev 00
|
下载 |
| 数据手册 - 英文 |
ICS854S54I双2:1和1:2差分到LVDS多路复用器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
IDTQS3390 QUICKSWITCH® PRODUCTS HIGH-SPEED CMOS QUICKSWITCH 16:8 MULTIPLEXER
OCTOBER 2014
|
下载 |
| 数据手册 - 英文 |
ICS613 LOW PHASE NOISE CLOCK MULTIPLIER
REV F
|
下载 |
| 数据手册 - 英文 |
5P49V5944可编程时钟发生器数据表
JULY 10,2019
|
下载 |
| 数据手册 - 英文 |
7052S/L HIGH-SPEED 2K x 8 FourPort™ STATIC RAM
JULY 2019
|
下载 |
| 数据手册 - 英文 |
IDT74FCT38074 3.3V CMOS 1-TO-4 CLOCK DRIVER
MAY 2010
|
下载 |
| 数据手册 - 英文 |
XPL536800.000000I 800.000000 MHz晶体振荡器数据表附录
2020/01/02
|
下载 |
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
XILINX ULTRASCALE FPGA的IDT时钟
IDT为Xilinx UltraScale FPGAs提供高性能时钟解决方案，包括合成器时钟、抖动衰减器和时钟转换器等。这些产品具备超低相位噪声和抖动性能，满足通信、数据中心、工业和广播视频等关键市场的严苛时序要求。IDT的第三代通用频率转换器、FemtoClock NG抖动衰减器和合成器、VersaClock 6可编程时钟以及XU晶体振荡器等，均能满足Xilinx UltraScale FPGAs的时序要求。
阅读原文 >>
ALTERA STRATIX V和ARRIA V/X FPGA的IDT时钟
本文介绍了IDT为Altera Stratix V和Arria V/Arria X FPGA提供的高性能抖动衰减器和时钟发生器解决方案。这些产品专为满足超低相位噪声和抖动性能而设计，适用于通信、数据中心、工业和广播视频等关键市场。文章详细说明了IDT的第三代通用频率转换器FemtoClock NG、VersaClock 5和VersaClock 6可编程时钟以及XU晶体振荡器如何满足Altera FPGA的严格时序要求，并通过表格和图表展示了IDT产品在相位噪声和抖动性能方面的优越性。
阅读原文 >>
ALTERA STRATIX V和ARRIA V/X FPGA的IDT时钟技术简介
本文介绍了IDT为Altera Stratix V和Arria V/Arria X FPGA提供的高性能抖动衰减器和时钟发生器解决方案。这些产品专为超低相位噪声和抖动性能设计，满足通信、数据中心、工业和广播视频应用中对严格时序要求。文章详细介绍了IDT的第三代通用频率转换器FemtoClock NG、VersaClock 5和VersaClock 6可编程时钟以及XU晶体振荡器，它们能够满足这些FPGA的要求。表格和图表展示了IDT产品的性能与Altera FPGA规格要求的对比，证明了IDT产品不仅满足要求，而且在大多数情况下还超过了要求。
阅读原文 >>
Cavium处理器设计的时序解决方案
IDT为Cavium处理器设计的高性能抖动衰减器和时钟发生器解决方案，旨在满足关键市场对超低相位噪声和抖动性能的需求。这些产品适用于智能网络、通信、存储、视频和安防等应用，其中Cavium处理器要求低相位和高可靠性时钟源。IDT的产品包括从任何输入频率到任何输出频率的转换、多达八个独立可编程的时钟输出，以及低于100 fs RMS的极低相位抖动。表格1列出了满足Cavium处理器和交换机严格时序要求的时序解决方案，表格2定义了Cavium CN78XX Octeon多核MIPS64处理器的时序要求。图1展示了典型的双处理器平台时钟树，其中IDT的8V41N012可生成Cavium CCPI接口、PHY链路、PCIe Gen3外设和处理器核心时钟。
阅读原文 >>
XILINX ULTRASCALE FPGA的IDT时钟技术简介
IDT为Xilinx UltraScale FPGAs提供高性能合成器时钟和抖动衰减器+时钟转换器产品，满足关键市场的应用需求。这些产品专为超低相位噪声和抖动性能设计，适用于通信、数据中心、工业和广播视频应用。IDT的第三代通用频率转换器、FemtoClock NG抖动衰减器和合成器、VersaClock 6可编程时钟和XU晶体振荡器，以及最新的SyncE端口同步器和SETS设备，均能满足Xilinx UltraScale FPGAs的时序要求。
阅读原文 >>
【经验】如何灵活设计满足快速边沿速率和低相位噪声要求
IDT(Renesas收购）提供了一份针对快速边缘速率和低相位噪声要求的灵活解决方案，解决方案中涉及的产品主要有合成器8T49NS010、8T49N00X、8T49N1012等，抖动衰减器8T49N285、8T49N286、8T49N241等，扇出缓冲器8SLVP、8P34S等。这些产品具有超低相位噪声性能和更快的边沿速率。 因此，它们能够满足通信，数据中心和工业应用中最新FPGA的严格时序要求。
阅读原文 >>
【应用】IDT为Cavium处理器提供定时解决方案，低功耗、最佳性能、超低抖动
瑞萨旗下的IDT拥有业内最广泛的高性能抖动衰减器和时钟发生器产品解决方案，可以优化客户在其关键市场的设计应用。这些产品是IDT专为极低相位噪声和抖动性能而设计的产品组合中的一部分，这使它们成为满足Cavium处理器严格时钟要求的理想选择，因为Cavium处理器在智能网络，通信，存储，视频和安全等应用中需要低相位噪声和高可靠性的时钟源。
阅读原文 >>
Cavium处理器设计的时序解决方案
IDT为Cavium处理器设计的高性能抖动衰减器和时钟发生器解决方案，旨在优化客户在关键市场的应用。这些产品专为超低相位噪声和抖动性能设计，非常适合满足Cavium处理器在智能网络、通信、存储、视频和安全等应用中对低相位和高可靠性时钟源的需求。IDT的产品包括从几乎任何输入频率到任何输出频率的转换、多达八个可独立编程的时钟输出，以及低于100 fs RMS的超低相位抖动。
阅读原文 >>
第2页标题，16 pt灵活的解决方案，满足快速边缘速率和低相位噪声要求
IDT提供高性能混合信号半导体解决方案，专注于超低相位噪声和快速边缘速率，满足通信、数据中心和工业应用对FPGA的严格时序要求。产品包括合成器、抖动衰减器和扇出缓冲器，适用于各种高频应用。
阅读原文 >>
Tsi350™ PCI到PCI桥用户手册
本资料为Tsi350™ PCI-to-PCI Bridge用户手册，主要内容包括Tsi350的功能概述、PCI接口、地址解码、事务排序、错误处理、独占访问、PCI总线仲裁、通用I/O、时钟、PCI电源管理、复位、JTAG模块、信号和引脚分配、电气特性、寄存器以及封装信息。手册详细介绍了Tsi350的架构、数据路径、事务类型、地址解码、事务排序、错误处理机制、独占访问控制、PCI总线仲裁过程、通用I/O功能、时钟管理、电源管理、复位机制、JTAG调试接口、信号定义、电气参数、寄存器配置和封装规格。
阅读原文 >>
82P33731/33831评估板用户指南
本资料介绍了82P33731/33831评估板的用户指南，包括板的概述、组件、电源设置、输入输出连接器、软件配置和使用方法。资料详细描述了如何通过Timing Commander软件配置和编程板以生成标准频率，以及如何连接板到PC和电源。此外，还提供了板上晶振的安装、默认频率输出、与TimingCommand软件的配置步骤以及如何查看状态信息。
阅读原文 >>
9ZXL1951D PCIe时钟发生器评估板用户指南
本资料为9ZXL1951D PCIe时钟发生器评估板用户指南，详细介绍了评估板的设置和连接方式，以及配套GUI软件的安装和使用。评估板通过SMBus接口可编程，具有USB到SMBus接口。指南中包含了评估板的概述、引脚功能、电源供应、连接方式、GUI软件安装和操作步骤等内容。
阅读原文 >>
8A3xxxx 48QFN EVK用户手册
阅读原文 >>
IDT®89HPES64H16G2 PCI Express®交换机用户手册
本手册详细介绍了IDT公司生产的89HPES64H16G2 PCI Express Switch的硬件和软件信息。该产品属于IDT的PRECISE系列，提供下一代I/O互连标准。手册内容涵盖设备概述、架构概述、交换核心、时钟、复位和初始化、交换分区、链路操作、SerDes、操作理论、热插拔和热插拔功能、电源管理、通用I/O、SMBus接口、多播、寄存器组织、PCI到PCI桥和专有端口特定寄存器、交换控制和管理状态寄存器、JTAG边界扫描等。
阅读原文 >>
ZSSC3018 QFN24包装规格技术简介
本资料详细介绍了ZSSC3018传感器信号调节器IC的QFN24封装规格。内容包括封装尺寸、引脚分配和布局、焊盘和着陆图案、热阻值、封装标记和板级连接。资料还提供了相关文档、术语表和文档修订历史。
阅读原文 >>
汽车应用的布局和电磁干扰建议应用说明
本文档为IDT公司发布的《汽车应用中的布局和EMI推荐》应用笔记，主要针对IDT时钟发生器的布局推荐，旨在降低电磁干扰（EMI）。文档详细讨论了汽车应用中EMI的来源、传播途径以及降低EMI的方法，包括时钟和数据路径的布局设计、电源供应的滤波和去耦等。此外，还介绍了IDT时钟器件的降低EMI特性，如频谱调制、可编程边沿速率等。
阅读原文 >>
ZBT公司sram：系统设计问题和总线计时应用说明
本文探讨了Zero Bus Turnaround (ZBT) SRAM的系统设计问题和总线时序。ZBT架构允许设计师在数据总线周期中实现100%的利用率，但同时也带来了总线争用的问题。文章详细解释了总线争用的概念、相关影响以及如何通过时钟偏斜、电感和电容等因素来减少总线争用的影响。此外，还讨论了数据手册规格、系统效应以及总线争用对系统可靠性的影响。
阅读原文 >>
微带线与带状线：串扰和均方根相位抖动应用说明
本文探讨了在PCB设计中使用不同传输线结构（微带和 stripline）以最小化串扰的影响。随着数据速率和相位噪声要求的提高，PCB上的电磁干扰（EMI）变得更加显著。文章比较了微带和 stripline 的结构、制造难度、成本和隔离性能，并通过实验评估了两种结构在特定条件下的串扰和均方根相位抖动。实验结果表明，stripline 在减少串扰和提高均方根相位抖动方面优于微带。
阅读原文 >>
无线电源LDO技术说明
本资料主要探讨了无线充电接收器IC输出端的低 dropout (LDO) 级联电池充电器时，LDO级联的行为表现。资料详细分析了CD操作频率和输出电容对电压调节器电压降的影响，并通过仿真结果进行了说明。此外，还讨论了LDO拓扑结构、环路图、噪声效应对调节的影响，以及设计建议和常见问题解答。
阅读原文 >>
