Integrated Device Technology Altera Reference Clocks
发布时间：
2018-07-31
类型：
技术文档，技术说明、产品技术资料
品牌：
IDT（艾迪悌）
型号：
-
本技术资料详细介绍了Altera的参考时钟解决方案，内容涵盖时钟和时序、接口和连接、存储和逻辑、电源管理以及射频产品等多个关键领域。资料深入阐述了不同协议与线路通道速率下的应用需求，详细列出了适配的Altera FPGA系列、时钟生成方式、抖动衰减器、时钟分配及网络同步等核心技术信息，旨在为用户提供全面的产品选择指导和系统设计参考。针对文中所述技术方案，Integrated Device Technology在世强硬创平台上由世强先进（深圳）科技股份有限公司授权代理并提供技术支持及采购服务。基于该方案，用户可依托平台获取原厂授权的正品器件，相关产品支持单件起订、在线下单、样品申请及批量询价，且库存充足。平台专职FAE团队将提供从选型、设计验证到调试的全流程技术支持，覆盖从研发打样到量产的全生命周期采购需求，有助于缩短供应链响应周期，加速产品开发与上市进程。
资料下载
资料平台
| 技术文档 - 英文 |
Altera参考时钟
0615
|
下载 |
| 技术文档 - 英文 |
英特尔PSG解决方案的参考时钟（以前叫Altera®）
REV B
|
下载 |
| 数据手册 - 英文 |
IDTF1358
Rev O
|
下载 |
| 数据手册 - 英文 |
ZLED7x20 High Current 40V LED Driver with Internal Switch
April 20, 2016
|
下载 |
| 数据手册 - 英文 |
IDT71V2546S/XS 128K x 36 3.3V Synchronous ZBT™ SRAM 2.5V I/O, Burst Counter Pipelined Outputs
04/11/11
|
下载 |
| 数据手册 - 英文 |
XFP236156.250000I 156.250000MHz晶体振荡器数据表附录
December 6, 2018
|
下载 |
| 数据手册 - 英文 |
HXR5112A 12通道14Gb/s接收机简表
February 22, 2018
|
下载 |
| 数据手册 - 英文 |
IDT72401 IDT72403 CMOS PARALLEL FIFO 64 x 4
JUNE 2012
|
下载 |
| 数据手册 - 英文 |
9DMU0431 2:4 1.5V PCIe Gen1-2-3时钟多路复用器产品介绍
REVISION A
|
下载 |
| 数据手册 - 英文 |
IDT72V8981 3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH 128 x 128
AUGUST 2003
|
下载 |
| 数据手册 - 英文 |
ProXO XF Family Evaluation Board User Manual
March 12, 2019
|
下载 |
| 数据手册 - 英文 |
9DBV0431 4-输出1.8V PCIe Gen1-2-3零延迟/扇出缓冲器（ZDB/FOB）数据表
REVISION E
|
下载 |
| 数据手册 - 英文 |
9ZX21200用于PCIE GE N3和QPI的12输出差分Z缓冲区产品介绍
REV D
|
下载 |
| 数据手册 - 英文 |
IDT72V295 IDT72V2105 3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO™ 131,072x18 262,144x18
MARCH 2018
|
下载 |
| 数据手册 - 英文 |
9DBU0531 5输出1.5V PCIe Gen1-2-3扇出缓冲区数据表
Rev.F
|
下载 |
| 数据手册 - 英文 |
ICS843021I Femtock®Crystal-to-3.3V LVPECLOCK发生器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
IDT72V201, IDT72V211 256 x 9, 512 x 9, IDT72V221, IDT72V231 1,024 x 9, 2,048 x 9, IDT72V241, IDT72V251 4,096 x 9 and 8,192 x 9 3.3 VOLT CMOS SyncFIFO™
MARCH 2018
|
下载 |
| 数据手册 - 英文 |
843003I-01 FemtoClock®Crystal-to-3.3V LVPECL频率合成器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
MK74CB218 DUAL 1 TO 8 BUFFALO™ CLOCK DRIVER
REV K
|
下载 |
| 封装信息/封装结构图 - 英文 |
BR784H1，PSC-4349-01 784，FCBGA封装外形图
Rev 00
|
下载 |
| 数据手册 - 英文 |
ICS854S54I双2:1和1:2差分到LVDS多路复用器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
IDTQS3390 QUICKSWITCH® PRODUCTS HIGH-SPEED CMOS QUICKSWITCH 16:8 MULTIPLEXER
OCTOBER 2014
|
下载 |
| 数据手册 - 英文 |
ICS613 LOW PHASE NOISE CLOCK MULTIPLIER
REV F
|
下载 |
| 数据手册 - 英文 |
5P49V5944可编程时钟发生器数据表
JULY 10,2019
|
下载 |
| 数据手册 - 英文 |
7052S/L HIGH-SPEED 2K x 8 FourPort™ STATIC RAM
JULY 2019
|
下载 |
| 数据手册 - 英文 |
IDT74FCT38074 3.3V CMOS 1-TO-4 CLOCK DRIVER
MAY 2010
|
下载 |
| 数据手册 - 英文 |
XPL536800.000000I 800.000000 MHz晶体振荡器数据表附录
2020/01/02
|
下载 |
| 数据手册 - 英文 |
9DBV0241 2-输出1.8V PCIe Gen1/2/3零延迟/扇出缓冲器，Zo=100欧姆数据表
REVISION F
|
下载 |
| 数据手册 - 英文 |
ICS9P935 DDR I/DDR II锁相环零延迟缓冲器数据表
REV H
|
下载 |
| 数据手册 - 英文 |
IDT74ALVC162244 3.3V CMOS 16-BITBUFFER/DRIVER WITH3-STATE OUTPUTS
JUNE 2009
|
下载 |
| 数据手册 - 英文 |
ZSSC3138陶瓷传感器应用信号调节器数据表
January 25, 2016
|
下载 |
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
Epson（爱普生） timing solution for Altera® FPGA Stratix®V,Arria® V, Cyclone® V Transceiver PCI Express® Gen1,2
Epson振荡器被确认可作为Altera FPGA Stratix® V, Arria® V, Cyclone® V PCIe®收发器的参考时钟。通过实际评估，Epson振荡器在PCIe Gen1和Gen2数据传输中表现出色。测试结果显示，XG-2102CA振荡器在PCIe Gen1和Gen2数据速率下均表现出最佳性能。
阅读原文 >>
Epson（爱普生） timing solution for Altera® FPGA Stratix®V,Arria® V, Cyclone® V Transceiver PCI Express® Gen1,2
Epson振荡器被确认为Altera FPGA Stratix V、Arria V和Cyclone V PCIe Gen1、2收发器的参考时钟功能。通过实际评估，Epson振荡器连接到Altera Arria V PCIe板作为参考时钟，测量PCIe TX输出，并计算BER。评估结果显示，XG-2102CA振荡器性能最佳。资料还提供了PCIe Gen1和Gen2数据速率下的RMS和眼图数据。
阅读原文 >>
PCI Express编译器
该资料介绍了PCI Express Compiler，一款用于生成定制PCI Express MegaCore®功能的工具。它支持设计PCI Express端点，包括非透明桥接器，以及将多个PCI Express组件集成在单个Altera®设备中的独特设计。该工具符合PCI Express Base Specification Revision 1.0a，支持所有必需和大部分可选的规范功能。主要特点包括：适用于端点和非透明桥接器、支持x1和x4 MegaCore功能、支持所有内存、I/O、配置和消息事务、支持多达四个虚拟通道、可配置的最大有效载荷和重试缓冲区大小、可选的端到端CRC生成/检查、灵活的参考时钟支持、可选的高级错误报告、消息信号中断生成、支持PCI传统中断消息生成、可配置的基本地址寄存器（BAR）大小和地址空间、支持PCI传统电源管理设备状态、系统调试支持、易于使用的IP Toolbench接口、IP功能模拟模型、支持OpenCore® Plus评估。此外，资料还提供了参考设计和测试平台，以及硬件测试结果。
阅读原文 >>
Tsi350™ PCI到PCI桥用户手册
本资料为Tsi350™ PCI-to-PCI Bridge用户手册，主要内容包括Tsi350的功能概述、PCI接口、地址解码、事务排序、错误处理、独占访问、PCI总线仲裁、通用I/O、时钟、PCI电源管理、复位、JTAG模块、信号和引脚分配、电气特性、寄存器以及封装信息。手册详细介绍了Tsi350的架构、数据路径、事务类型、地址解码、事务排序、错误处理机制、独占访问控制、PCI总线仲裁过程、通用I/O功能、时钟管理、电源管理、复位机制、JTAG调试接口、信号定义、电气参数、寄存器配置和封装规格。
阅读原文 >>
82P33731/33831评估板用户指南
本资料介绍了82P33731/33831评估板的用户指南，包括板的概述、组件、电源设置、输入输出连接器、软件配置和使用方法。资料详细描述了如何通过Timing Commander软件配置和编程板以生成标准频率，以及如何连接板到PC和电源。此外，还提供了板上晶振的安装、默认频率输出、与TimingCommand软件的配置步骤以及如何查看状态信息。
阅读原文 >>
Silicon Labs（芯科科技） 通过应用程序实现的适用于Altera FPGA的定时解决方案
Silicon Labs提供一系列适用于Altera FPGAs的振荡器、缓冲器和时钟发生器，支持频率灵活、低抖动的时钟解决方案。这些产品利用DSPLL和MultiSynth技术，简化时钟合成和分配。产品包括可编程VCXO、低抖动缓冲器、多种频率的时钟发生器和缓冲器，适用于不同Altera平台和参考设计。
阅读原文 >>
Arria 10 FPGA开发工具包
本资料主要介绍了Arria 10 GX FPGA开发套件的相关信息，包括其时钟图、PCIE槽位75欧姆至100欧姆XCVR迹线等细节。资料详细阐述了开发套件的硬件配置和设计要点，旨在为开发者提供参考和指导。
阅读原文 >>
9ZXL1951D PCIe时钟发生器评估板用户指南
本资料为9ZXL1951D PCIe时钟发生器评估板用户指南，详细介绍了评估板的设置和连接方式，以及配套GUI软件的安装和使用。评估板通过SMBus接口可编程，具有USB到SMBus接口。指南中包含了评估板的概述、引脚功能、电源供应、连接方式、GUI软件安装和操作步骤等内容。
阅读原文 >>
8A3xxxx 48QFN EVK用户手册
阅读原文 >>
Silicon Labs（芯科科技） Altera计时解决方案
Silicon Labs提供针对Altera产品系列的时钟解决方案，包括多种频率灵活、低抖动的XO/VCXOs、时钟发生器、抖动衰减时钟和时钟缓冲器，适用于通信、计算、嵌入式、广播视频和消费电子应用。产品包括Si5xx XO/VCXOs、Si533x/5x时钟发生器和Si531x/2x/6x/7x抖动衰减时钟，适用于不同频率和抖动要求的应用。此外，还提供了针对Altera Stratix V、Stratix IV和Cyclone IV产品系列的推荐解决方案和参考设计。
阅读原文 >>
Epson（爱普生） 基于Alterea FPGA的计时解决方案
Epson振荡器被确认可作为Altera FPGA Stratix V、Arria V、Cyclone V PCIe Gen1、2收发器的参考时钟。通过实际评估，Epson振荡器在PCIe传输性能方面表现出色。测试结果显示，XG-2102CA振荡器在PCIe Gen1和Gen2数据速率下均表现出最佳性能。
阅读原文 >>
IDT®89HPES64H16G2 PCI Express®交换机用户手册
本手册详细介绍了IDT公司生产的89HPES64H16G2 PCI Express Switch的硬件和软件信息。该产品属于IDT的PRECISE系列，提供下一代I/O互连标准。手册内容涵盖设备概述、架构概述、交换核心、时钟、复位和初始化、交换分区、链路操作、SerDes、操作理论、热插拔和热插拔功能、电源管理、通用I/O、SMBus接口、多播、寄存器组织、PCI到PCI桥和专有端口特定寄存器、交换控制和管理状态寄存器、JTAG边界扫描等。
阅读原文 >>
ZSSC3018 QFN24包装规格技术简介
本资料详细介绍了ZSSC3018传感器信号调节器IC的QFN24封装规格。内容包括封装尺寸、引脚分配和布局、焊盘和着陆图案、热阻值、封装标记和板级连接。资料还提供了相关文档、术语表和文档修订历史。
阅读原文 >>
汽车应用的布局和电磁干扰建议应用说明
本文档为IDT公司发布的《汽车应用中的布局和EMI推荐》应用笔记，主要针对IDT时钟发生器的布局推荐，旨在降低电磁干扰（EMI）。文档详细讨论了汽车应用中EMI的来源、传播途径以及降低EMI的方法，包括时钟和数据路径的布局设计、电源供应的滤波和去耦等。此外，还介绍了IDT时钟器件的降低EMI特性，如频谱调制、可编程边沿速率等。
阅读原文 >>
ZBT公司sram：系统设计问题和总线计时应用说明
本文探讨了Zero Bus Turnaround (ZBT) SRAM的系统设计问题和总线时序。ZBT架构允许设计师在数据总线周期中实现100%的利用率，但同时也带来了总线争用的问题。文章详细解释了总线争用的概念、相关影响以及如何通过时钟偏斜、电感和电容等因素来减少总线争用的影响。此外，还讨论了数据手册规格、系统效应以及总线争用对系统可靠性的影响。
阅读原文 >>
微带线与带状线：串扰和均方根相位抖动应用说明
本文探讨了在PCB设计中使用不同传输线结构（微带和 stripline）以最小化串扰的影响。随着数据速率和相位噪声要求的提高，PCB上的电磁干扰（EMI）变得更加显著。文章比较了微带和 stripline 的结构、制造难度、成本和隔离性能，并通过实验评估了两种结构在特定条件下的串扰和均方根相位抖动。实验结果表明，stripline 在减少串扰和提高均方根相位抖动方面优于微带。
阅读原文 >>
无线电源LDO技术说明
本资料主要探讨了无线充电接收器IC输出端的低 dropout (LDO) 级联电池充电器时，LDO级联的行为表现。资料详细分析了CD操作频率和输出电容对电压调节器电压降的影响，并通过仿真结果进行了说明。此外，还讨论了LDO拓扑结构、环路图、噪声效应对调节的影响，以及设计建议和常见问题解答。
阅读原文 >>
最大10 FPGA器件系列引脚连接指南PCG-01018
本资料为MAX 10 FPGA器件家族的引脚连接指南，详细介绍了MAX 10 FPGA的引脚连接规范，包括时钟和PLL引脚、配置/JTAG引脚、差分I/O引脚、外部存储器接口引脚、参考引脚、电压传感器引脚、MAX 10S（单电源）FPGA和MAX 10D（双电源）FPGA等。指南提供了引脚功能描述、连接指南和注意事项，旨在帮助用户正确连接MAX 10 FPGA引脚，确保设备正常运行。
阅读原文 >>
Intel® Enpirion® 电源解决方案 Intel Arria® 10 电源解决方案参考 设计 – 30W内核
本资料介绍了Intel® Enpirion®电源解决方案与Intel® Arria® 10 FPGA或SoC FPGA配合使用的30W内核电源解决方案参考设计。该设计实现了±8.7 mV的稳态VCC精度和负载瞬变期间<±2%的VCC偏差，满足Arria 10电源要求。设计包括Arria 10 FPGA/SoC、Intel Enpirion Power Solutions电源管理器件、时钟电路、存储器接口和通信端口等组件。资料还提供了设计验证和测试结果，包括稳态和动态电源性能以及热性能。
阅读原文 >>
