HiPerClockS™ Application Note Power Dissipation For High Speed LVCMOS Buffer
发布时间：
2018-07-31
类型：
应用笔记或设计指南，设计参考、应用指南
品牌：
IDT（艾迪悌）
型号：
-
资料平台
| 数据手册 - 英文 |
晶体到LVCMOS/LVTTL频率合成器数据表840S05I
Revision A
|
下载 |
| 数据手册 - 英文 |
晶体到LVCMOS/LVTTL频率合成器数据表840S07I
Revision A
|
下载 |
| 数据手册 - 英文 |
IDTF1358
Rev O
|
下载 |
| 数据手册 - 英文 |
ZLED7x20 High Current 40V LED Driver with Internal Switch
April 20, 2016
|
下载 |
| 数据手册 - 英文 |
IDT71V2546S/XS 128K x 36 3.3V Synchronous ZBT™ SRAM 2.5V I/O, Burst Counter Pipelined Outputs
04/11/11
|
下载 |
| 数据手册 - 英文 |
XFP236156.250000I 156.250000MHz晶体振荡器数据表附录
December 6, 2018
|
下载 |
| 数据手册 - 英文 |
HXR5112A 12通道14Gb/s接收机简表
February 22, 2018
|
下载 |
| 数据手册 - 英文 |
IDT72401 IDT72403 CMOS PARALLEL FIFO 64 x 4
JUNE 2012
|
下载 |
| 数据手册 - 英文 |
9DMU0431 2:4 1.5V PCIe Gen1-2-3时钟多路复用器产品介绍
REVISION A
|
下载 |
| 数据手册 - 英文 |
IDT72V8981 3.3 VOLT TIME SLOT INTERCHANGE DIGITAL SWITCH 128 x 128
AUGUST 2003
|
下载 |
| 数据手册 - 英文 |
ProXO XF Family Evaluation Board User Manual
March 12, 2019
|
下载 |
| 数据手册 - 英文 |
9DBV0431 4-输出1.8V PCIe Gen1-2-3零延迟/扇出缓冲器（ZDB/FOB）数据表
REVISION E
|
下载 |
| 数据手册 - 英文 |
9ZX21200用于PCIE GE N3和QPI的12输出差分Z缓冲区产品介绍
REV D
|
下载 |
| 数据手册 - 英文 |
IDT72V295 IDT72V2105 3.3 VOLT HIGH DENSITY CMOS SUPERSYNC FIFO™ 131,072x18 262,144x18
MARCH 2018
|
下载 |
| 数据手册 - 英文 |
9DBU0531 5输出1.5V PCIe Gen1-2-3扇出缓冲区数据表
Rev.F
|
下载 |
| 数据手册 - 英文 |
ICS843021I Femtock®Crystal-to-3.3V LVPECLOCK发生器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
IDT72V201, IDT72V211 256 x 9, 512 x 9, IDT72V221, IDT72V231 1,024 x 9, 2,048 x 9, IDT72V241, IDT72V251 4,096 x 9 and 8,192 x 9 3.3 VOLT CMOS SyncFIFO™
MARCH 2018
|
下载 |
| 数据手册 - 英文 |
843003I-01 FemtoClock®Crystal-to-3.3V LVPECL频率合成器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
MK74CB218 DUAL 1 TO 8 BUFFALO™ CLOCK DRIVER
REV K
|
下载 |
| 封装信息/封装结构图 - 英文 |
BR784H1，PSC-4349-01 784，FCBGA封装外形图
Rev 00
|
下载 |
| 数据手册 - 英文 |
ICS854S54I双2:1和1:2差分到LVDS多路复用器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
IDTQS3390 QUICKSWITCH® PRODUCTS HIGH-SPEED CMOS QUICKSWITCH 16:8 MULTIPLEXER
OCTOBER 2014
|
下载 |
| 数据手册 - 英文 |
ICS613 LOW PHASE NOISE CLOCK MULTIPLIER
REV F
|
下载 |
| 数据手册 - 英文 |
5P49V5944可编程时钟发生器数据表
JULY 10,2019
|
下载 |
| 数据手册 - 英文 |
7052S/L HIGH-SPEED 2K x 8 FourPort™ STATIC RAM
JULY 2019
|
下载 |
| 数据手册 - 英文 |
IDT74FCT38074 3.3V CMOS 1-TO-4 CLOCK DRIVER
MAY 2010
|
下载 |
| 数据手册 - 英文 |
XPL536800.000000I 800.000000 MHz晶体振荡器数据表附录
2020/01/02
|
下载 |
| 数据手册 - 英文 |
9DBV0241 2-输出1.8V PCIe Gen1/2/3零延迟/扇出缓冲器，Zo=100欧姆数据表
REVISION F
|
下载 |
| 数据手册 - 英文 |
ICS9P935 DDR I/DDR II锁相环零延迟缓冲器数据表
REV H
|
下载 |
| 数据手册 - 英文 |
IDT74ALVC162244 3.3V CMOS 16-BITBUFFER/DRIVER WITH3-STATE OUTPUTS
JUNE 2009
|
下载 |
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
HiPerClockS公司™ 应用说明高速LVCMOS缓冲器功耗应用说明
阅读原文 >>
高速高功耗CMOS锁存器的应用
阅读原文 >>
HiPerClockS公司™ 高速LVCMOS缓冲器功耗的应用注意事项
阅读原文 >>
上海锐星微电子科技有限公司简介
上海锐星微电子科技有限公司是一家专注于时钟芯片研发和销售的企业，产品应用于电脑、服务器、汽车电子、医疗电子等领域。公司拥有经验丰富的研发团队，产品性能优于日本竞品，处于世界领先水平。公司发展迅速，通过多项认证，产品线涵盖晶振、时钟缓冲器、时钟发生器、实时时钟等，并计划拓展至高速开关、隔离器、电平转换等领域。
阅读原文 >>
Tsi350™ PCI到PCI桥用户手册
本资料为Tsi350™ PCI-to-PCI Bridge用户手册，主要内容包括Tsi350的功能概述、PCI接口、地址解码、事务排序、错误处理、独占访问、PCI总线仲裁、通用I/O、时钟、PCI电源管理、复位、JTAG模块、信号和引脚分配、电气特性、寄存器以及封装信息。手册详细介绍了Tsi350的架构、数据路径、事务类型、地址解码、事务排序、错误处理机制、独占访问控制、PCI总线仲裁过程、通用I/O功能、时钟管理、电源管理、复位机制、JTAG调试接口、信号定义、电气参数、寄存器配置和封装规格。
阅读原文 >>
82P33731/33831评估板用户指南
本资料介绍了82P33731/33831评估板的用户指南，包括板的概述、组件、电源设置、输入输出连接器、软件配置和使用方法。资料详细描述了如何通过Timing Commander软件配置和编程板以生成标准频率，以及如何连接板到PC和电源。此外，还提供了板上晶振的安装、默认频率输出、与TimingCommand软件的配置步骤以及如何查看状态信息。
阅读原文 >>
【经验】时钟扇出缓冲器8T39204高速LVCMOS驱动器设计参考
IDT（Renesas收购）推出的高性能时钟扇出缓冲器，以8T39204为例，输入时钟可以从两个差分输入或一个晶体输入中选择。如果未选择晶振输入，则内部振荡器电路将自动禁用。晶体引脚可以由单端时钟驱动，所选信号分配到四个差分输出，可以配置为LVPECL，LVDS或HSCL输出。此外，还提供了LVCMOS输出。本文会介绍几个8T39204高速LVCMOS驱动器的示例。
阅读原文 >>
【产品】输出频率DC~1250MHz的低抖动时钟缓冲器，适用高速时钟分配
Si53321是由Silicon Labs（芯科科技）推出的一款超低抖动十路输出差分缓冲器。其具有2：1输入多路复用器支持的频率范围为DC~1250MHz，并且该系列LVPECL时钟缓冲器支持多种格式信号输入，包括LVPECL，LVDS，CML，HCSL，LVCMOS，，非常适合冗余时钟应用。此外，其符合RoHS标准，无铅，能够适用于多种苛刻的环境中。
阅读原文 >>
产品概述NB4N855S：转换器，3.3 V，1.5 Gb/s双电平&trade；至LVDS接收器/驱动器/缓冲器
NB4N855S是一款3.3V、1.5Gb/s双通道AnyLevel到LVDS接收器/驱动器/缓冲器。它能将LVPECL、CML、HSTL、LVDS或LVTTL/LVCMOS等AnyLevel输入信号转换为LVDS信号。该设备可接收、驱动或转换数据或时钟信号，最高可达1.5Gb/s或1.0GHz。NB4N855S与SY55855V在3.3V应用中具有引脚兼容性。该设备具有宽输入共模范围（GND+50mV至VCC-50mV），适用于将差分或单端数据或时钟信号转换为350mV的典型LVDS输出电平。该设备采用小型10引脚MSOP封装，适用于数据、无线和电信应用以及高速逻辑接口，其中抖动和封装尺寸是主要要求。主要特点包括：保证输入时钟频率高达1.0GHz，保证输入数据速率高达1.5Gb/s，最大传播延迟490ps，最大均方根抖动1.0ps，最大上升/下降时间180ps，单电源供电，VCC=3.3V±10%，温度补偿TIA/EIA-644合规LVDS输出。
阅读原文 >>
9ZXL1951D PCIe时钟发生器评估板用户指南
本资料为9ZXL1951D PCIe时钟发生器评估板用户指南，详细介绍了评估板的设置和连接方式，以及配套GUI软件的安装和使用。评估板通过SMBus接口可编程，具有USB到SMBus接口。指南中包含了评估板的概述、引脚功能、电源供应、连接方式、GUI软件安装和操作步骤等内容。
阅读原文 >>
【产品】1：5超低抖动五路输出、2：1输入的低抖动时钟缓冲器Si53320，是冗余时钟应用的理想选择
Si53320是一款由Silicon Labs（芯科科技）推出具有同步OE的1:5超低抖动五输出LVPECL的缓冲器。在低状态下启用/禁用输出，确保在启用/禁用设备时不会产生欠幅脉冲。 Si53320具有2：1输入多路复用器，输入兼容LVPECL，LVDS，CML，HCSL，LVCMOS，是冗余时钟应用的理想选择。主要适用于高速时钟分配、存储器、光传输网络中。
阅读原文 >>
产品概述NB4N527S：转换器，3.3 V，2.5 Gb/s双电平&trade；到LVDS接收器/驱动器/缓冲器，带内部终端
NB4N527S是一款3.3V、2.5Gb/s的双向AnyLevel到LVDS接收器/驱动器/缓冲器，具有内部终止功能。该器件能够将AnyLevel输入信号（LVPECL、CML、HSTL、LVDS或LVTTL/LVCMOS）转换为LVDS信号。支持高达2.5Gb/s的数据或1.25GHz的时钟信号传输。NB4N527S具有宽输入共模范围（GND+50mV至VCC-50mV），结合内部50Ω终止电阻，适用于将差分或单端数据或时钟信号转换为350mV的典型LVDS输出电平。该器件采用小型3mm x 3mm QFN-16封装，适用于数据、无线和电信应用，以及高速逻辑接口，主要要求为抖动和封装尺寸。
阅读原文 >>
8A3xxxx 48QFN EVK用户手册
阅读原文 >>
IDT®89HPES64H16G2 PCI Express®交换机用户手册
本手册详细介绍了IDT公司生产的89HPES64H16G2 PCI Express Switch的硬件和软件信息。该产品属于IDT的PRECISE系列，提供下一代I/O互连标准。手册内容涵盖设备概述、架构概述、交换核心、时钟、复位和初始化、交换分区、链路操作、SerDes、操作理论、热插拔和热插拔功能、电源管理、通用I/O、SMBus接口、多播、寄存器组织、PCI到PCI桥和专有端口特定寄存器、交换控制和管理状态寄存器、JTAG边界扫描等。
阅读原文 >>
ZSSC3018 QFN24包装规格技术简介
本资料详细介绍了ZSSC3018传感器信号调节器IC的QFN24封装规格。内容包括封装尺寸、引脚分配和布局、焊盘和着陆图案、热阻值、封装标记和板级连接。资料还提供了相关文档、术语表和文档修订历史。
阅读原文 >>
汽车应用的布局和电磁干扰建议应用说明
本文档为IDT公司发布的《汽车应用中的布局和EMI推荐》应用笔记，主要针对IDT时钟发生器的布局推荐，旨在降低电磁干扰（EMI）。文档详细讨论了汽车应用中EMI的来源、传播途径以及降低EMI的方法，包括时钟和数据路径的布局设计、电源供应的滤波和去耦等。此外，还介绍了IDT时钟器件的降低EMI特性，如频谱调制、可编程边沿速率等。
阅读原文 >>
ZBT公司sram：系统设计问题和总线计时应用说明
本文探讨了Zero Bus Turnaround (ZBT) SRAM的系统设计问题和总线时序。ZBT架构允许设计师在数据总线周期中实现100%的利用率，但同时也带来了总线争用的问题。文章详细解释了总线争用的概念、相关影响以及如何通过时钟偏斜、电感和电容等因素来减少总线争用的影响。此外，还讨论了数据手册规格、系统效应以及总线争用对系统可靠性的影响。
阅读原文 >>
微带线与带状线：串扰和均方根相位抖动应用说明
本文探讨了在PCB设计中使用不同传输线结构（微带和 stripline）以最小化串扰的影响。随着数据速率和相位噪声要求的提高，PCB上的电磁干扰（EMI）变得更加显著。文章比较了微带和 stripline 的结构、制造难度、成本和隔离性能，并通过实验评估了两种结构在特定条件下的串扰和均方根相位抖动。实验结果表明，stripline 在减少串扰和提高均方根相位抖动方面优于微带。
阅读原文 >>
无线电源LDO技术说明
本资料主要探讨了无线充电接收器IC输出端的低 dropout (LDO) 级联电池充电器时，LDO级联的行为表现。资料详细分析了CD操作频率和输出电容对电压调节器电压降的影响，并通过仿真结果进行了说明。此外，还讨论了LDO拓扑结构、环路图、噪声效应对调节的影响，以及设计建议和常见问题解答。
阅读原文 >>
