Using VersaClock® 6 as Reference Clock for Xilinx® 7 Series FPGAs AN-905 APPLICATION NOTE
发布时间：
2018-08-01
类型：
应用笔记或设计指南，设计参考、应用指南
品牌：
IDT（艾迪悌）
型号：
-
该应用笔记详细阐述了如何利用VersaClock 6可编程时钟发生器作为Xilinx 7系列FPGA的参考时钟。文档重点分析了满足FPGA内部QPLL和CPLL所需的相位噪声性能标准，并提供了VersaClock 6在不同频率下的具体相位噪声数据，以证明其与Xilinx FPGA参考时钟输入的兼容性。此外，资料还涵盖了使用LVDS逻辑驱动FPGA输入的最佳实践，旨在帮助设计人员确保时钟系统的稳定性与可靠性。Renesas在世强硬创平台上由世强先进（深圳）科技股份有限公司授权代理并提供技术支持及采购服务。基于该方案，用户可通过平台获取原厂授权的正品器件，相关型号支持单件起订、在线下单、样品申请及批量询价，且库存充足。平台专职FAE团队可提供从选型、设计验证到调试的全流程技术支持，覆盖从研发打样到量产的全生命周期采购需求，有助于缩短供应链响应周期，加速产品开发与上市。
资料下载
加工定制
可定制单色LCD的尺寸：0.5”~15”；亮度：300~1600；视角：3“clock、6“clock、9“clock、12“clock、全视角。
立即提交 单色LCD显示屏定制 >>
资料平台
| 技术文档 - 英文 |
Xilinx fpga的IDT基准时钟
REVA
|
下载 |
| 技术文档 - 英文 |
Altera参考时钟
0615
|
下载 |
| 技术文档 - 英文 |
英特尔PSG解决方案的参考时钟（以前叫Altera®）
REV B
|
下载 |
| 技术文档 - 英文 |
用于Xilinx fpga的集成器件技术IDT基准时钟
REV A
|
下载 |
| 技术文档 - 英文 |
FPGA的IDT
REVA
|
下载 |
| 技术文档 - 英文 |
T0832P FPGA集成器件技术IDT
REV A
|
下载 |
| 技术文档 - 英文 |
信号完整性和时钟系统设计AllAn lIu，IDt应用工程师
2018/02/17
|
下载 |
| 技术文档 - 英文 |
集成器件技术Altera基准时钟
2018/02/17
|
下载 |
| 测试报告 - 英文 |
PZG28材料成分声明
2009-12-11
|
下载 |
| 测试报告 - 英文 |
PZG28材料成分声明
2009-12-11
|
下载 |
| 商品功能框图 - 英文 |
PSC-4263 AM/AMG 256封装外形17 X 17毫米机身1.00毫米间距PBGA
Rev.01
|
下载 |
| 测试报告 - 英文 |
DMG80材料成分声明
2009-07-02
|
下载 |
| 商品功能框图 - 英文 |
MSC-5806-A CD 6/10载带
Rev.00
|
下载 |
| 数据手册 - 英文 |
IDT8T49N244I Femtock®NG双通用频率转换器
Rev.A
|
下载 |
| 产品变更通知及停产信息 - 英文 |
IDT82V2041E数据表更改通知
December 9, 2005
|
下载 |
| 产品变更通知及停产信息 - 英文 |
IDT82P2282产品介绍更改通知
Version 1.0
|
下载 |
| 商品功能框图 - 英文 |
PSC-4730-01 420-PBGA热增强封装外形图
Rev 00
|
下载 |
| 商品功能框图 - 英文 |
PSC-4732-01 10-VFQFPN包装外形图
Rev 01
|
下载 |
| 商品功能框图 - 英文 |
1PSC-4748-02 14-LGA包装外形图
Rev 00
|
下载 |
| 数据手册 - 英文 |
ZSSC3131成本优化开关应用传感器信号调节器数据表
January 25, 2016
|
下载 |
技术论坛
如果5T982x/5T989x的参考时钟被移除会发生什么?
查看官方回答 >>
IDT高性能可编程时钟发生器5P35021支持外部晶体输入或者参考时钟输入，那么对参考晶体有什么特别要求吗？
查看官方回答 >>
气体检测仪项目，需要检测甲烷、丙烷、氢气、液化石油气等易燃气体，有合适的固态化学电阻传感器推荐吗？
查看官方回答 >>
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
使用VersaClock®6作为Xilinx®7系列FPGA的参考时钟
本文档介绍了如何使用VersaClock 6作为Xilinx 7系列FPGA的参考时钟。详细分析了VersaClock 6在满足Xilinx 7系列FPGA严格相位噪声要求方面的性能，包括QPLL和CPLL的相位噪声要求。表格展示了VersaClock 6在不同频率下的相位噪声性能，并提供了与Xilinx FPGA参考时钟输入的兼容性信息。此外，还讨论了使用CLKIN差分输入引入参考时钟的方法，并提供了相位噪声图和配置示例。
阅读原文 >>
使用VersaClock®6作为Xilinx®7系列FPGA应用说明的参考时钟
本文档详细介绍了如何使用VersaClock 6作为Xilinx 7系列FPGA的参考时钟。重点讨论了相位噪声要求，包括QPLL和CPLL的相位噪声规格，以及VersaClock 6的实际性能。文档提供了表格，比较了VersaClock 6的相位噪声性能与Xilinx 7系列FPGA的要求。此外，还讨论了Xilinx FPGA参考时钟输入的电气特性，包括推荐的电路连接和LVDS逻辑的使用。最后，提供了相位噪声图和多个输出配置的示例。
阅读原文 >>
Xilinx fpga的IDT基准时钟
IDT提供针对Xilinx FPGA和多处理器SoC应用的广泛时序产品，包括高性能PLL技术、时钟发生器、抖动衰减器、晶振和时钟缓冲器等。这些产品满足Xilinx可编程解决方案的严格时钟要求，并支持灵活的时序架构，简化时钟树设计和实现过程。产品类型包括时钟发生器、抖动衰减器时钟、晶振、时钟缓冲器和同步时序，适用于不同Xilinx技术代的产品系列。
阅读原文 >>
SMPTE和XILINX®7系列FPGA的IDT时钟
本文介绍了IDT时钟产品在SMPTE标准和Xilinx 7系列FPGA中的应用。文章详细阐述了SMPTE SDI标准，包括SD-SDI、ED-SDI、HD-SDI、Dual Link HD-SDI和3G-SDI等，并分析了Xilinx 7系列FPGA在SMPTE应用中的时钟相位噪声要求。此外，文章重点介绍了IDT的UFT系列时钟设备，如何满足Xilinx 7系列FPGA的时钟需求，并提供了两种应用案例：使用8T49N241进行时钟合成和使用8T49N287进行Genlock应用。
阅读原文 >>
PCI Express参考时钟要求AN-843应用说明
本文档概述了PCI Express (PCIe) 1、2和3代的参考时钟要求。PCIe是一种串行总线，旨在提高数据吞吐量并减少PC的I/O引脚数量。文档详细介绍了PCIe参考时钟的抖动要求、参考时钟架构、时钟恢复功能以及PCIe的频谱扩展时钟技术。此外，还讨论了不同PCIe代际的参考时钟模型参数和滤波函数，以及如何评估参考时钟的合规性。
阅读原文 >>
PCI Express参考时钟要求
本文档概述了PCI Express (PCIe) 1、2和3代的参考时钟要求。PCIe是一种串行总线架构，旨在提高数据吞吐量并减少PC的IO引脚数量。文档详细介绍了PCIe参考时钟的抖动要求、参考时钟架构、时钟恢复功能以及不同PCIe代际的抖动模型参数。此外，还讨论了PCIe中的展频时钟技术及其对参考时钟相位噪声的影响。
阅读原文 >>
PCI Express参考时钟要求应用说明
本文档概述了PCI Express (PCIe) 1、2和3代的参考时钟要求。PCIe是一种从并行半双工PCI总线到双工串行总线的重大架构改进，旨在提高数据吞吐量并减少PC的总线IO引脚数量。文档详细介绍了PCIe参考时钟的架构、建模参数和需求，包括常见时钟、数据时钟和分离时钟三种架构。此外，还讨论了展频时钟技术、参考时钟的相位噪声性能要求以及不同PCIe代际的参考时钟抖动要求。
阅读原文 >>
【产品】针对Cavium Networks Octeon II处理器设计的基于PLL的时钟发生器8V41N012A
IDT（Renesas收购）推出的8V41N012A是专门针对Cavium Networks Octeon II处理器设计的基于PLL的时钟发生器。8V41N012A经过了优化，可生成处理器核心参考时钟、PCI-Express、sRIO、XAUI、SerDes参考时钟以及千兆位以太网MAC和PHY时钟。
阅读原文 >>
【产品】采用IDT第五代可编程时钟技术的可编程时钟发生器，频率均由单个参考时钟或晶体产生
IDT(瑞萨收购）推出的5P49V5907和5P49V5908可编程时钟发生器，采用IDT第五代可编程时钟技术（VersaClock®5），配置可以存储在片上一次性可编程（OTP）存储器中，也可以使用I2C接口进行更改。频率均由单个参考时钟或晶体产生。两个选择引脚允许编程最多4种不同的配置，并可使用处理器GPIO或通过自举进行访问。 具有高性能，低相位噪声等优势，适用于高性能消费类、网络、工业等。
阅读原文 >>
FPGA的IDT解决方案
IDT为FPGA提供广泛的模拟和混合信号解决方案，包括高性能互联设备和行业领先的时序解决方案。这些解决方案满足可编程解决方案的严格要求，同时提供宽设计公差和灵活的时序架构，有助于简化时钟树设计和实施过程。产品涵盖时钟发生器、缓冲器、分频器、多路复用器、晶振和抖动衰减器，许多产品具有可编程功能，以实现最大灵活性。此外，IDT还提供针对网络同步的应用特定时钟IC，如JESD204B、同步以太网、IEEE 1588、PDH和SONET/SDH。
阅读原文 >>
XILINX ULTRASCALE FPGA的IDT时钟
IDT为Xilinx UltraScale FPGAs提供高性能时钟解决方案，包括合成器时钟、抖动衰减器和时钟转换器等。这些产品具备超低相位噪声和抖动性能，满足通信、数据中心、工业和广播视频等关键市场的严苛时序要求。IDT的第三代通用频率转换器、FemtoClock NG抖动衰减器和合成器、VersaClock 6可编程时钟以及XU晶体振荡器等，均能满足Xilinx UltraScale FPGAs的时序要求。
阅读原文 >>
XILINX ULTRASCALE FPGA的IDT时钟技术简介
IDT为Xilinx UltraScale FPGAs提供高性能合成器时钟和抖动衰减器+时钟转换器产品，满足关键市场的应用需求。这些产品专为超低相位噪声和抖动性能设计，适用于通信、数据中心、工业和广播视频应用。IDT的第三代通用频率转换器、FemtoClock NG抖动衰减器和合成器、VersaClock 6可编程时钟和XU晶体振荡器，以及最新的SyncE端口同步器和SETS设备，均能满足Xilinx UltraScale FPGAs的时序要求。
阅读原文 >>
ALTERA STRATIX V和ARRIA V/X FPGA的IDT时钟
本文介绍了IDT为Altera Stratix V和Arria V/Arria X FPGA提供的高性能抖动衰减器和时钟发生器解决方案。这些产品专为满足超低相位噪声和抖动性能而设计，适用于通信、数据中心、工业和广播视频等关键市场。文章详细说明了IDT的第三代通用频率转换器FemtoClock NG、VersaClock 5和VersaClock 6可编程时钟以及XU晶体振荡器如何满足Altera FPGA的严格时序要求，并通过表格和图表展示了IDT产品在相位噪声和抖动性能方面的优越性。
阅读原文 >>
ALTERA STRATIX V和ARRIA V/X FPGA的IDT时钟技术简介
本文介绍了IDT为Altera Stratix V和Arria V/Arria X FPGA提供的高性能抖动衰减器和时钟发生器解决方案。这些产品专为超低相位噪声和抖动性能设计，满足通信、数据中心、工业和广播视频应用中对严格时序要求。文章详细介绍了IDT的第三代通用频率转换器FemtoClock NG、VersaClock 5和VersaClock 6可编程时钟以及XU晶体振荡器，它们能够满足这些FPGA的要求。表格和图表展示了IDT产品的性能与Altera FPGA规格要求的对比，证明了IDT产品不仅满足要求，而且在大多数情况下还超过了要求。
阅读原文 >>
SMPTEAND XILINX®7系列FPGA用IDT时钟技术简介
本文介绍了IDT时钟产品在SMPTE标准和Xilinx 7系列FPGA中的应用。文章详细阐述了SMPTE SDI标准，包括SD-SDI、ED-SDI、HD-SDI、Dual Link HD-SDI和3G-SDI等，并分析了Xilinx 7系列FPGA在SMPTE应用中的时钟相位噪声要求。文章重点介绍了IDT的UFT系列时钟设备，如何满足Xilinx 7系列FPGA的时钟需求，并提供了两种应用案例：使用8T49N241进行时钟合成和使用8T49N287进行Genlock应用。
阅读原文 >>
双端口存储器简化无线基站设计应用说明AN-409
本文探讨了在第三代无线（3G）系统中，数字信号处理器（DSP）/双端口/现场可编程门阵列（FPGA）链在基带处理中的应用。文章分析了不同性能指标下的基带处理算法分区，指出DSP应通过内存总线使用帧与双端口通信，并建议帧大小应大于256个数据字以优化内存总线利用率。研究还发现，大于256 Kbit的内存不应嵌入到FPGA中，而应移至外部双端口内存，以优化整个系统的功耗、面积、成本和设计复杂性。
阅读原文 >>
【产品】典型功耗仅为50mW的时钟发生器9FGU0831、9FGU0841，可用于PCIE参考时钟设计
全球领先的半导体解决方案供应商瑞萨电子株式会社旗下的模拟混合信号产品领先供应商IDT(Renesas收购）推出的9FGU0831和9FGU0841时钟发生器均隶属IDT的1.5V超低功耗PCIe时钟系列，尤其适用于1.5V PCIe Gen1-2-3时钟发生器等相关应用。9FGU0831和9FGU0841时钟发生器均具有8个输出使能时钟管理，2个不同的扩频级别以及2个可选的SMBus地址。
阅读原文 >>
【产品】晶振或差分输入的时钟扇出缓冲器8T39S08A，拥有两对差分参考时钟输入对
8T39S08A是IDT（Renesas收购）推出的一款高性能时钟扇出缓冲器。输入时钟可以从两个差分输入或一个晶振输入中选择，如果未选择晶振输入，则缓冲器内部振荡器电路将自动禁用。 晶体引脚可以由单端时钟驱动，所选信号分配到八个差分输出可以配置为LVPECL、LVDS和HCSL输出。 在此外，还提供了LVCMO输出，所有输出均可被禁用为高阻抗状态。
阅读原文 >>
【产品】采用100 MHz PCIe参考时钟的89HT0382P重定时器，可支持16个全通道
89HT0382P（T0832P）是IDT(Renesas收购）推出的一款信号重定时器/调理器，用于改善信号完整性，以提高系统性能和PCB长布线或电缆可靠性。它去除了消除码间串扰的输入信号中的随机和确定性抖动，并重新分配了输出抖动容限。两个通道段均完全支持新的PCIe 3.0均衡协议，包括阶段2和3。T0832P提供了32路差分、8Gbps PCIe Express® 3.0通道，最多可支持16个
阅读原文 >>
【产品】两对差分参考时钟输入对的时钟扇出缓冲器8T39S11A，晶振输入可接受10MHz至40MHz晶振或单端时钟
8T39S11A是IDT（Renesas收购）推出的一款高性能时钟扇出缓冲器，可用于高频低相位噪声时钟和数据信号的信号扇出。其输入时钟可从两个差分输入或一个晶振输入中选择。如果未选择晶振输入，则缓冲器内部振荡器电路将自动禁用。晶振引脚可以由单端时钟驱动。所选信号分配到十个差分输出，这些输出可以配置为LVPECL、LVDS、HSCL输出和LVCMOS输出。所有输出均可被禁用为高阻抗状态。
阅读原文 >>
82P2828/2821/2816/2521/2808高密度阻抗补偿刘氏全内阻抗模式应用说明
本资料为IDT应用笔记AN-524，主要讨论了在高密度LIU（线路单元）的完全内部阻抗匹配模式下，如何通过调整参考电阻值来补偿外部引入的额外阻抗，以优化接收/传输回波损耗和脉冲形状。资料详细介绍了不同阻抗匹配方案的影响，以及如何通过选择合适的参考电阻值来调整阻抗匹配，以达到最佳性能。
阅读原文 >>
IDT的PES12T3G2和PES16T4G2 PCI Express®交换机的热特性
本资料为IDT应用笔记AN-548，主要针对PCI Express开关PES12T3G2和PES16T4G2的热特性进行了详细说明。内容包括热参数定义、热阻计算公式、热性能数据表格、散热器需求分析等，旨在帮助设计者了解和评估这两种开关的热管理需求。
阅读原文 >>
使用IDT7052/7054四端口™ sram在DSP和矩阵处理中的应用
本文介绍了IDT7052/7054 FourPort™ SRAM在数字信号处理（DSP）和矩阵运算中的应用。通过使用IDT7052，可以简化高速流水线FFT处理器的设计，并提高矩阵乘法引擎的性能。文章详细阐述了如何利用IDT7052实现FFT算法和矩阵乘法，并比较了使用传统SRAM和IDT7052的优缺点。
阅读原文 >>
YXC低抖动HCSL差分晶振助力PCIE 5.0参考时钟，确保数据传输的正确性和稳定性
PCIE协议下的参考时钟基本为100MHz HCSL输出，要求确保数据传输的正确性和稳定性，解决时钟抖动、偏移和噪声问题。为应对PCIe 5.0对参考时钟的严苛要求，推荐使用扬兴科技YXC差分振荡器YSO230LR系列和YSO231LJ系列。这两款产品凭借卓越的性能和可靠性，成为PCIe 5.0参考时钟的理想选择。
阅读原文 >>
高性能、灵活的FPGA、ASIC和SoC解决方案
该资料主要介绍了Empower Semiconductor公司推出的EP71xx IVR系列数字接口稳压器，该系列产品具有高能效、快速瞬态响应、超快电压调节等特性，适用于FPGA、ASIC和SoC等数字接口。资料还展示了该系列产品的不同型号及其输出电流和输出电压范围，以及如何通过不同配置满足不同系统需求。此外，资料还介绍了与Xilinx FPGA设计的参考设计，以及通过两阶段方法简化12V解决方案。
阅读原文 >>
高性能、灵活的FPGA、ASIC和SoC解决方案
该资料主要介绍了Empower Semiconductor公司推出的EP71xx IVR系列数字接口产品，该系列产品旨在为FPGA、ASIC和SoC提供高性能和灵活的解决方案。产品特点包括：12A总电流、快速瞬态响应、超快电压缩放、集成可编程功率时序等。此外，资料还展示了该系列产品的不同型号及其输出电流和配置，以及与Xilinx FPGA设计的兼容性。
阅读原文 >>
ZSC31150评估套件说明手册
本资料详细介绍了IDT的ZSC31150传感器信号调理IC的评估套件，包括硬件和软件的安装、配置和使用。套件包含通信板、评估板和校准软件，用于传感器模块评估、实验室设置和模块校准开发。软件支持多种配置和操作模式，包括接口选择、ZSC31150配置、模拟前端调整、温度传感器选择、ADC设置和应用设置等。此外，还提供了数据读取、校准演示和命令发送等功能。
阅读原文 >>
