ICS9112-17 Low Skew Output Buffer
发布时间：
2018-08-01
类型：
数据手册，规格书、Datasheet；PDF下载
品牌：
IDT（艾迪悌）
型号：
ICS9112-17; 9112yM-17LF-T; 9112yF-17LF-T
该数据手册详细介绍了ICS9112-17这一高性能、低偏移、低抖动的零延迟缓冲器。该器件采用锁相环(PLL)技术，能够实现REF输入与CLKOUT信号的同步，专为25至133 MHz速度的PC系统中的高速时钟分配而设计。资料重点阐述了其零输入-输出延迟、高环路滤波器带宽（适用于扩频应用）以及循环到循环抖动小于200 ps等关键技术特性。此外，该产品具备控制输出偏移能力，偏移量小于250 ps，并提供16引脚150 mil SSOP及SOIC封装选项，以满足不同电路板布局的需求。基于该方案，用户可通过世强硬创平台获取原厂授权的正品器件。ICS在世强硬创平台上由世强先进（深圳）科技股份有限公司授权代理并提供技术支持及采购服务。针对文中所述器件，平台提供专职FAE团队支持选型、设计验证及调试，相关型号支持单件起订、在线下单、样品申请、批量询价及库存充足，覆盖从研发打样到量产的全生命周期采购需求，有助于缩短供应链响应周期，加速产品开发与上市。
资料下载
资料平台
| 数据手册 - 英文 |
低倾斜输出缓冲区
11/02/04
|
下载 |
| 数据手册 - 英文 |
低倾斜输出缓冲区
Rev.L
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品停产通知（PDN）K-09-04
Rev. 02
|
下载 |
| 数据手册 - 英文 |
ICS650-27 NETWORKING CLOCK SOURCE
REV F
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知（PCN）A0807-02 300 mil SSOP 48，56 150 mil SOIC 8，14,16 300 mil SOIC 16，18,20,24,28，32 4.4 mm TSSOP 8，14，16,20,24，28 6.1 mm TSSOP 48，56,64
REV. 00
|
下载 |
| 数据手册 - 英文 |
ICS650-07C网络时钟源数据表
REV D
|
下载 |
| 产品变更通知及停产信息 - 英文 |
L-0607-01R1产品/工艺变更通知单（PCN）
6-Oct-06
|
下载 |
| 数据手册 - 英文 |
低倾斜PCI/PCI-X缓冲区
08/12/15
|
下载 |
| 产品变更通知及停产信息 - 英文 |
ICS1493AGI-19产品/工艺变更通知（PCN）
4-Aug-2006
|
下载 |
| 数据手册 - 英文 |
Low Skew PCI / PCI-X Buffer ICS9112-27
08/12/15
|
下载 |
| 产品变更通知及停产信息 - 英文 |
A0705-03产品/工艺变更通知单（PCN）
20-Dec-2007
|
下载 |
| 数据手册 - 英文 |
ICS9112A-16低偏斜输出缓冲器数据表
Rev. L
|
下载 |
| 产品变更通知及停产信息 - 英文 |
产品/工艺变更通知单（PCN）PCN#：A-0607-06
29-Sep-2006
|
下载 |
| 数据手册 - 英文 |
ICS9112A-16 Low Skew Output Buffer
12/09/08
|
下载 |
| 数据手册 - 英文 |
Low Skew Output Buffer ICS9176C-03
REV D
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到9 LVCMOS扇形输出缓冲器
Revision B
|
下载 |
| 数据手册 - 英文 |
8302-01低偏斜，1对2 LVCMOS/LVTTL扇形输出缓冲器W/互补输出数据表
Revision A
|
下载 |
| 数据手册 - 英文 |
低倾斜，1-16，差分到2.5V LVPECL扇形输出缓冲器
REVISION G
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到4，晶体到LVCMOS/LVTTL扇形输出缓冲器
Revision A
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到10，HSTL扇形输出缓冲器83210数据表
Revision A
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到8晶体到LVCMOS扇形输出缓冲器
Revision A
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到4 LVCMOS/LVTTL到3.3V LVPECL扇形输出缓冲器
REV. F
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到4 LVCMOS/LVTTL到3.3V LVPECL扇形输出缓冲器
REVISION F
|
下载 |
| 数据手册 - 英文 |
83210低倾斜，1到10，HSTL扇形输出缓冲器数据表
Revision A
|
下载 |
| 数据手册 - 英文 |
85411低倾斜，1对2差分到LVDS扇形输出缓冲器数据表
Revision C
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到10差分到3.3V，2.5V LVPECL/ECL扇形输出缓冲器
Rev F
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到10差分到3.3V，2.5V LVPECL/ECL扇形输出缓冲器
Rev I
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到6，差分到LVDS扇形输出缓冲器854S006数据表
REV 00
|
下载 |
| 数据手册 - 英文 |
低倾斜，1对4差分到LVDS扇形输出缓冲器8S89832I数据表
September 22, 2017
|
下载 |
| 数据手册 - 英文 |
85411I低倾斜，1对2差分到LVDS扇形输出缓冲器数据表
Revision B
|
下载 |
| 数据手册 - 英文 |
8302I-01低偏斜，1对2 LVCMOS/LVTTL扇出缓冲器，带互补输出数据表
May 4, 2017
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到5，差分到LVDS/LVPECL扇形输出缓冲器数据表ICS854S015I-01
REVISION A
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到6，晶体到LVDSFanout缓冲器数据表ICS8546-01
REVISION A
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到4差分到3.3V LVPECL扇出缓冲区
REVISION A
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到4差分到3.3V LVPECL扇出缓冲区
Revision F
|
下载 |
| 数据手册 - 英文 |
低倾斜，1到4，晶体到LVCMOS/LVTTL扇出缓冲器
Revision B
|
下载 |
| 数据手册 - 英文 |
83948I低倾斜，1到12差分到LVCMOS/LVTTL扇出缓冲区数据表
Rev C
|
下载 |
| 数据手册 - 英文 |
85310I-21低偏斜，双，1到5差分到2.5V/3.3V ECL/LVPECL扇形输出缓冲器数据表
June 24, 2016
|
下载 |
| 数据手册 - 英文 |
ICS8546-01低偏斜，1到6，晶体到LVDS扇形输出缓冲器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
85314I-01低偏斜，1到5差分到2.5V/3.3V LVPECL扇形输出缓冲器数据表
REVISION G
|
下载 |
| 数据手册 - 英文 |
ICS8EN31AK低偏斜，1到9差分到3.3V LVPECL扇形输出缓冲器数据表
REV. A
|
下载 |
| 数据手册 - 英文 |
8343-01低偏斜，1至16 LVCMOS/LVTTL扇形输出缓冲器数据表
REVISION B
|
下载 |
| 数据手册 - 英文 |
8545I-02低偏斜，1至4 LVCMOS/LVTTL至LVDS扇形输出缓冲器数据表
REVISION A
|
下载 |
| 数据手册 - 英文 |
8545-02低偏斜，1至4 LVCMOS/LVTTL至LVDS扇形输出缓冲器数据表
REV. A
|
下载 |
| 数据手册 - 英文 |
85310I-01低偏斜，1到10差分到3.3V，2.5V LVPECL/ECL扇形输出缓冲器数据表
Rev I
|
下载 |
| 数据手册 - 英文 |
85310I-01低偏斜，1到10差分到3.3V，2.5V LVPECL/ECL扇形输出缓冲器数据表
Rev I
|
下载 |
| 数据手册 - 英文 |
8545低偏斜，1至4 LVCMOS/LVTTL至LVDS扇形输出缓冲器数据表
Revision C
|
下载 |
| 数据手册 - 英文 |
85310I-11低偏斜，1到10差分到3.3V，2.5V LVPECL/ECL扇形输出缓冲器数据表
Rev F
|
下载 |
| 数据手册 - 英文 |
低偏斜，1至16差动至3.3V LVPECL扇形输出缓冲器8530I-01数据表
Revision B
|
下载 |
世强AI
世强AI是专注硬创领域的专业垂类AI。基于世强硬创平台沉淀的全品类数据，覆盖 IC、元件、材料、电气、电机、仪器，超千万级 SKU。深度融合全行业原厂技术资料与供应链数据，不仅提供方案设计、器件选型、BOM优化等快速精准的研发支持，更能发起快速购买、样品申请、技术支持、批量询价等服务，贯穿硬件创新全链路，让研发更容易，让采购更便宜。
去使用世强AI >>
应用/方案
设计提示：IDT PCIe®Gen2交换机中的时钟体系结构
本文介绍了IDT PCIe Gen2交换机的时钟架构。内容包括全球参考时钟输入、端口参考时钟输入、全局时钟锁相环（PLL）的设计，以及时钟信号的调制和频率选择。此外，还讨论了时钟信号的电气规格、散布频谱时钟（SSC）的应用和EMI的降低。
阅读原文 >>
