Si5321的ESD HBM性能如何?
创建于2016-01-29
2个回答
-
- _世强 (0)
- Si5321的HBM MODEL为1KV。
- 创建于2016-01-29
-
- 我就是我 Lv7 . 资深专家 (0)
- 要特别留意HBM模型表现出来的参数和实际实验是不一样的,特别是阻容耦合参数上面
- 创建于2017-12-05
- |
- +1 赞 0
- 收藏
相关研发服务和供应服务
相关推荐
型号 | 描述 | 供应商/品质保证 | 价格(含增值税) |
---|---|---|---|
Precision Clock Multiplier SI5321;SI5321-H系列 SONET/SDH Precision Clock Multiplier 19 MHz to 2500 MHz, Pb-Free; 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
||
Precision Clock Multiplier SI5321;SI5321-H系列 SONET/SDH Precision Clock Multiplier 19 MHz to 2500 MHz; 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
||
Clock Buffer 53212;Si53212;Si532XX系列 12-Output PCI-Express Low Jitter, Low Power Gen 1/2/3/4/5 Clock Buffer;PCI-express Gen1/2/3/4 1:12 fan-out buffer; 64-QFN 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI5321系列 The Si5321-EVB is the customer evaluation board forthe Si5321 SONET/SDH Precision Port Card Clock IC; 最小包装量:1 |
世强先进(深圳)科技股份有限公司
|
||
Clock Buffer 53212;Si53212;Si532XX;SI53212-A01AGM系列 12-Output PCI-Express Low Jitter, Low Power Gen 1/2/3/4/5 Clock Buffer;PCI-express Gen1/2/3/4 1:12 fan-out buffer; 64-QFN 最小包装量:2,500 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI5321系列 Clock Multiplier 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
||
Buffer SI53212系列 PCI-express Gen1/2/3/4 1:12 fan-out buffer; QFN64 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI53212系列 PCI-express Gen1/2/3/4 1:12 fan-out buffer; QFN64 最小包装量:2,500 |
世强先进(深圳)科技股份有限公司
|
||
晶体及时钟芯片;缓冲器/零延迟缓冲器 SI53106;SI53106-A01;SI53106-A01AGM系列 100 MHz Diff. Buffer/ZDB for server PCIe, 1in 6 out; 最小包装量:2,500 |
世强先进(深圳)科技股份有限公司
|
||
晶体及时钟芯片;ISM射频合成器 SI4136;SI4136-F;SI4136-F-GM系列 ISM RF SYNTHESIZER WITH INTEGRATED VCOS FOR WIRELESS COMMUNICATIONS; 最小包装量:2,500 |
世强先进(深圳)科技股份有限公司
|
- 【产品】Silicon Labs推出业内首款低功耗PCIe时钟缓冲器Si532xx
- 【产品】低抖动精密时钟乘法器Si5321,时钟抖动输出低至0.3psRMS
- 芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器
- Silicon Labs(芯科科技)——领先的芯片、软件和解决方案供应商
- 活动Silicon Labs(芯科科技)1uA待机混合信号MCU,14bit ADC,可编程逻辑单元
- 芯科科技荣获AspenCore WEAA“年度最具潜力物联网技术企业”奖,广泛无线产品技术深受肯定
- Silicon Labs CEO阐述转型理由,将全力专注IoT领域,展望高速成长的无线应用市场
- Silicon Labs技术应用经理分享Matter的安全特性如何与芯片安全特性结合