如何更改时钟芯片Si5376的环路带宽？
创建于2015-03-06
1个回答
-
- 世强技术 (0)
- 时钟芯片Si5376环路带宽可以通过寄存器2来更改，需要设置其中的BWSEL_REG[3：0]。
- 创建于2015-03-06
相关推荐
行业热门
技术难题
元件商城
| 型号 | 描述 | 价格（含增值税） | |
|---|---|---|---|
|
Quad DSPLL jitter attenuating clock,Standard loop bandwidth (60 Hz to 8.4 kHz)8 input, 8 output (2 kHz to 808 MHz) 选型推荐 供货保障 原厂认证 世强代理 |
现货1,401 即将到货1,680 价格¥ 509.6134 |
||
|
Quad DSPLL jitter attenuating clock,Standard loop bandwidth (60 Hz to 8.4 kHz) 原厂认证 世强代理 |
现货0 价格¥ 509.6134 |
||
|
4-PLL ANY-FREQUENCY PRECISION CLOCK MULTIPLIER/JITTER ATTENUATOR 选型推荐 供货保障 原厂认证 世强代理 |
现货481 价格¥ 509.6134 |
||
|
Any Frequency Precision Clock Multiplier/Jitter Attenuator,8 Inputs, 8 Outputs (2 kHz to 808 MHz) 选型推荐 供货保障 原厂认证 世强代理 |
现货480 价格¥ 463.2849 |
||
|
评估板 4-PLL ANY-FREQUENCY PRECISION CLOCKMULTIPLIER/JITTER ATTENUATOR. SI5376评估板 供货保障 原厂认证 世强代理 |
现货1 价格¥ 2,304.1149 |
||
我要提问
世强元件电商
最好的电子研发服务平台
- 领先国内半年新元件/新技术/新方案
- 全品类覆盖数百个原厂资料
- 正品低价/供货保障
- 大量现货，支持快速购买
下载世强元件电商APP工程师创新研发的神器
知、选、研、用一站式服务
