如何更改时钟芯片Si5376的环路带宽？
创建于2015-03-06
1个回答
-
- _世强 (0)
- 时钟芯片Si5376环路带宽可以通过寄存器2来更改，需要设置其中的BWSEL_REG[3：0]。
- 创建于2015-03-06
相关推荐
技术难题
| 型号 | 描述 | 价格（含增值税） | |
|---|---|---|---|
|
Quad DSPLL jitter attenuating clock,Standard loop bandwidth (60 Hz to 8.4 kHz)8 input, 8 output (2 kHz to 808 MHz) 选型推荐 供货保障 原厂认证 世强代理 |
现货921 价格¥ 509.6134 |
||
|
Quad DSPLL jitter attenuating clock,Standard loop bandwidth (60 Hz to 8.4 kHz) 原厂认证 世强代理 |
现货0 价格¥ 509.6134 |
||
|
4-PLL ANY-FREQUENCY PRECISION CLOCK MULTIPLIER/JITTER ATTENUATOR 选型推荐 供货保障 原厂认证 世强代理 |
现货241 价格¥ 509.6134 |
||
|
评估板 4-PLL ANY-FREQUENCY PRECISION CLOCKMULTIPLIER/JITTER ATTENUATOR. SI5376评估板 供货保障 原厂认证 世强代理 |
现货1 价格¥ 2,304.1149 |
||
|
Any Frequency Precision Clock Multiplier/Jitter Attenuator,8 Inputs, 8 Outputs (2 kHz to 808 MHz) 选型推荐 供货保障 原厂认证 世强代理 |
现货0 即将到货720 价格¥ 463.2849 |
||
我要提问
