1个回答
-
- 139*****302_世强 (0)
Si5346的锁相环锁定时间和输入信号的质量有较大关系,在外部输入时钟固定的情况下,一般可以通过增加FAST LOCK带宽和减少LOL判决门限的方法减少锁定时间,Si5346的锁定时间一般在600ms以内,不能定量设计锁定时间。
- 创建于2016-06-20
- |
- +1 赞 0
- 收藏
相关研发服务和供应服务
相关推荐
型号 | 描述 | 供应商/品质保证 | 价格(含增值税) |
---|---|---|---|
Clock Multiplier SI5346;SI5346B;SI5346B-D系列 4-Output Dual DSPLL Any-Frequency Jitter Attenuating Clock Multiplier 最小包装量:1,000 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI5346;SI5346A;SI5346A-D系列 4-Output Dual DSPLL Any-Frequency Jitter Attenuating Clock Multiplier 最小包装量:1,000 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI5346;SI5346B;SI5346B-D系列 4-Output Dual DSPLL Any-Frequency Jitter Attenuating Clock Multiplier 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI5346B系列 4-Output Dual DSPLL Any-Frequency Jitter Attenuating Clock Multiplier 最小包装量:1,000 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI5346A系列 4-Output Dual DSPLL Any-Frequency Jitter Attenuating Clock Multiplier 最小包装量:1,000 |
世强先进(深圳)科技股份有限公司
|
||
DUAL PLL Jitter Attenuator SI5346B系列 Baseblank prototyping device: DUAL PLL Jitter Attenuator: 4-outputs up to 350 MHz 最小包装量:1,000 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI5346;SI5346A;SI5346A-D系列 4-Output Dual DSPLL Any-Frequency Jitter Attenuating Clock Multiplier 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI5346B系列 4-Output Dual DSPLL Any-Frequency Jitter Attenuating Clock Multiplier 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
||
Clock Multiplier SI5346A系列 4-Output Dual DSPLL Any-Frequency Jitter Attenuating Clock Multiplier 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
||
DUAL PLL Jitter Attenuator SI5346B系列 Single PLL Jitter Attenuator 最小包装量:260 |
世强先进(深圳)科技股份有限公司
|
- 芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器
- 5G通信时钟芯片选型参考 | 品类齐交期短的Silicon Labs芯科时钟芯片
- Silicon Labs(芯科科技)——领先的芯片、软件和解决方案供应商
- 活动Silicon Labs(芯科科技)1uA待机混合信号MCU,14bit ADC,可编程逻辑单元
- 芯科科技荣获AspenCore WEAA“年度最具潜力物联网技术企业”奖,广泛无线产品技术深受肯定
- Silicon Labs CEO阐述转型理由,将全力专注IoT领域,展望高速成长的无线应用市场
- Silicon Labs技术应用经理分享Matter的安全特性如何与芯片安全特性结合
- 芯科收购Zentri,扩展IoT互联技术阵容