本文内容由平台用户转载自Altera品牌，旨在分享知识与信息，如有内容侵权或者其他违规问题，请及时与我们联系，我们将在核实情况后尽快删除或提供适当的版权信息。对于用户通过本网站上传或发布的内容，世强硬创平台不承担任何版权责任。
相关推荐
1SX280LU2F50E2VG 25G以太网Intel Stratix 10 FPGA IP设计示例用户指南
2018.10.03 - 用户指南 本指南提供了关于Intel Stratix 10 FPGA的25G以太网IP设计示例的详细说明。内容包括设计示例的快速入门、目录结构、生成设计示例、模拟、编译和配置硬件以及测试。指南涵盖了单通道和多通道设计示例，并提供了功能描述、硬件和软件要求、设计组件和测试用例。
ALTERA - 1SX280LU2F50E2VG
1SG280LU3F50E2VGS1 Intel®Stratix®10时钟和PLL用户指南
2017.12.07 - 用户指南 本资料为Intel Stratix 10时钟和PLL用户指南，主要介绍了Intel Stratix 10器件的时钟网络和PLL架构及特性。内容包括时钟网络概述、时钟网络架构和特性、PLL架构和特性、时钟和PLL设计考虑因素、时钟和PLL实现指南等。资料详细阐述了时钟网络和PLL的架构、功能、设计考虑因素和实现方法，为用户提供了全面的技术指导。
ALTERA - 1SG280LU3F50E2VGS1
XpressGX/SX S10-FH200G全高配置PCIe网络处理FPGA板，采用200G以太网
2017– August - 技术文档 该资料介绍了一款名为XpressGX/SX S10-FH200G的全高PCIe网络处理FPGA板。该板采用Intel Stratix 10 GX或SX 2800 KLE FPGA，适用于加速和低延迟应用。它具备PCIe Gen3 x16和Gen4 x8的能力，板载3个独立DDR4存储器和2个独立QDR2+Xtrem存储器。板载双QSFP28光笼，提供10/25/40/100 GbE端口，支持200G板对板能力。主要应用领域包括数据中心、云计算、金融、高性能计算、军事和防御、广播和视频。
ALTERA - 1SG280LU3F50E2VGS1,1SG280HU1F50E2LG,XPRESSGX/SX S10-FH200G,1SG280HU1F50E2LGS1,XPRESSGXS10L-FH200GTES,XPRESSGXS10L-FH200GT,1SG280LU3F50E2VG,XPRESSGXS10H-FH200GTES,XPRESSGXS10H-FH200GT
UG-01142 JESD204B IP核心用户指南
2017.05.08 - 用户指南 本指南详细介绍了Intel JESD204B IP Core的功能、配置和使用方法。该IP Core支持高速点对点串行接口，用于数字到模拟（DAC）或模拟到数字（ADC）转换器与FPGA设备之间的数据传输。指南涵盖了IP Core的快速参考、功能描述、配置指南、调试指南以及资源利用信息。主要内容包括：JESD204B IP Core的协议特性、设备支持、设计工具、典型应用、数据速率、运行时配置、通道绑定、性能和资源利用等。
ALTERA - 1SG280LN3F43E3VGS1,5AGXFB3H4F35C5,5AGZME5K2F40C3,5CGTFD9E5F31I7,10AX115H2F34I2SGES,5SGXEA7H3F35C3
查看更多版本
DE10 Pro用户手册
February 22,2018 - 用户指南 本资料为Terasic DE10-Pro开发板的用户手册，详细介绍了该开发板的设计、功能和使用方法。手册涵盖了DE10-Pro的概述、硬件组件、系统构建、CFI-Flash编程、外设参考设计、内存参考设计、PCI Express参考设计以及附加信息等内容。DE10-Pro是一款基于Intel Stratix® 10 GX FPGA的高性能开发板，具备高速并行闪存、支持DDR4 SDRAM、QDR-IV和QDRII+内存配置等特性，适用于高速连接应用和网络应用开发。
ALTERA - DE10-PRO,1SG280HU1F50E1VG,1SG280HU1F50E2VG
1SG280HU1F50E1VG英特尔Stratix 10 FPGAs应用程序接口规划说明
2017.12.15 - 应用笔记或设计指南 本文档介绍了使用Intel Quartus Prime Pro Edition Interface Planner进行Intel Stratix 10 FPGA接口规划的过程。通过Interface Planner，用户可以可视化地规划设备引脚布局，确保最终PCB制造前的引脚分配合法。文档以FPGA_TOP设计示例为案例，详细说明了如何使用Interface Planner进行接口规划，包括项目设置、初始化Interface Planner、更新规划、规划外围放置、报告放置数据、验证和导出规划约束以及应用规划约束等步骤。此外，文档还介绍了如何修改FPGA_TOP设计示例，包括修改VHDL泛型以激活系统中的IP，以及更改目标FPGA以满足资源或PCB要求。
ALTERA - 1SG280HU1F50E1VG
1SG280HU2F50E2VGS1英特尔Stratix 10设备超低延迟以太网10G参考设计应用说明
2018.06.12 - 应用笔记或设计指南 本资料介绍了适用于Intel Stratix 10器件的超低延迟10G以太网参考设计。该设计采用低延迟10G以太网MAC IP核和Stratix 10 H-tile收发器原生PHY，通过SFP+收发器模块实现。设计支持10GBASE-R PHY和IEEE 1588v2模式，可实现171.0纳秒的往返延迟，低于10GBASE-R以太网设计示例的246.5纳秒。资料详细描述了设计组件、时钟和复位方案、仿真和硬件测试过程。
ALTERA - 1SG280HU2F50E2VGS1
1SG280HU2F50E2VGS1 HDMI Intel®Stratix 10 FPGA IP设计示例用户指南
2018.05.07 - 用户指南 本指南提供了Intel Stratix 10 FPGA IP HDMI设计示例的快速入门和详细描述。内容包括设计示例的目录结构、生成设计、硬件和软件要求、设计组件、时钟方案、接口信号、设计RTL参数、硬件设置和仿真测试平台。指南还涵盖了设计限制和设计参数，以及如何编译和测试设计。
ALTERA - 1SG280HU2F50E2VGS1
10AX115R4F40I3SG三速以太网Intel FPGA IP用户指南
2019.02.21 - 用户指南 本指南详细介绍了Intel FPGA Triple-Speed Ethernet IP核心，这是一个符合IEEE 802.3标准的可配置IP核心，包含10/100/1000 Mbps以太网MAC和可选的1000BASE-X/SGMII物理编码子层（PCS）以及嵌入式PMA。IP核心支持多种配置，包括单端口MAC、多端口MAC以及带有PCS和嵌入式PMA的MAC。指南涵盖了IP核心的功能、配置、接口信号、设计考虑因素、时序约束、测试平台、软件编程接口以及以太网帧格式等内容。
ALTERA - EP4SGX530NF45C4,EP4CGX150DF27C7,10M08DAF484C8G,EP2AGX260EF29I3,5CGXFC7C7F23C8,10AX115R4F40I3SG,10CL120YF780I7G,10CX220YU484I6G,5SGXMA7N3F45C3,1SG280HN3F43E3VG
利用内省ESP实现Altera的28nm fpga上的SerDes互操作性
March 2013 - 商品及供应商介绍 Introspect ESP技术应用于Altera的28nm FPGA，实现了SerDes链路的自测量、自优化和自修复。该技术通过Altera的ODI和Introspect ESP的结合，实现了对SerDes链路性能的实时监测和优化，提高了高速PCB产品的性能和质量。文章详细介绍了Introspect ESP在Altera FPGA上的应用，包括信号可见性、PCB问题识别、并行链路优化和自修复等功能。
ALTERA
缩短编译时间
May 2013 - 商品及供应商介绍 本文档主要介绍了如何优化Quartus II软件的编译时间，包括分析、综合、适配、布局和布线等环节。内容涵盖了以下方面： 1. 编译时间优化技术，如使用多处理器并行编译、增量编译和智能编译设置等。 2. 减少综合时间和综合网表优化时间，包括使用Quartus II集成综合和合成网表优化。 3. 减少布局时间，如调整布局算法设置和使用增量编译。 4. 减少布线时间，如识别布线拥塞、关闭Fitter激进的布线优化和使用增量编译。 5. 减少静态时序分析时间，如确保正确设置时序约束和避免不必要的路径分析。 6. 设置进程优先级，以减少编译时间。
ALTERA
电子商城
授权代理品牌：集成电路
授权代理品牌：分立元件
授权代理品牌：接插件及结构件
授权代理品牌：部件、组件及配件
授权代理品牌：电源及模块
授权代理品牌：电子材料
授权代理品牌：仪器仪表及测试配组件
授权代理品牌：电工工具及材料
授权代理品牌：机械电子元件
授权代理品牌：加工与定制
我要提问
登录 | 立即注册
提交评论